JPS63292653A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS63292653A JPS63292653A JP12697387A JP12697387A JPS63292653A JP S63292653 A JPS63292653 A JP S63292653A JP 12697387 A JP12697387 A JP 12697387A JP 12697387 A JP12697387 A JP 12697387A JP S63292653 A JPS63292653 A JP S63292653A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- aluminum
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 11
- 238000002844 melting Methods 0.000 abstract description 8
- 230000008018 melting Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract 4
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000001579 optical reflectometry Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は多層配線構造が改善された半導体装置の製造方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device with an improved multilayer wiring structure.
［従来の技術］
第２図は半導体装置の多層配線構造の一例を示す断面図
である。[Prior Art] FIG. 2 is a cross-sectional view showing an example of a multilayer wiring structure of a semiconductor device.
シリコン基板１上に、膜厚が約８０００人のシリコン酸
化膜２が形成されており、このシリコン酸化膜２上に膜
厚が約５０００人の第１のアルミニウム配線層３が形成
されている。そして、アルミニウム配線層３及びシリコ
ン酸化膜２の上に、シリコン酸化膜４が約７０００人の
膜厚で形成されている。また、アルミニウム配線層３の
上方のシリコン酸化膜４が局所的に除去されてスルーホ
ール（接続孔）が形成されており、このスルーホールを
埋めて第１のアルミニウム配線層１と接続された第２の
アルミニウム配線層５が膜厚的１．０μｍでシリコン酸
化膜４上に形成されている。A silicon oxide film 2 having a thickness of approximately 8,000 wafers is formed on a silicon substrate 1, and a first aluminum wiring layer 3 having a thickness of approximately 5,000 wafers is formed on this silicon oxide film 2. A silicon oxide film 4 is formed on the aluminum wiring layer 3 and the silicon oxide film 2 to a thickness of about 7,000 wafers. In addition, the silicon oxide film 4 above the aluminum wiring layer 3 is locally removed to form a through hole (connection hole), and the through hole is filled and the first aluminum wiring layer 1 is connected to the first aluminum wiring layer 1. An aluminum wiring layer 5 of No. 2 is formed on the silicon oxide film 4 to a thickness of 1.0 μm.
［発明が解決しようとする問題点］
しかしながら、シリコン酸化膜４を形成する際に、下線
配線層３のアルミニウム膜の表面にヒロックが発生しや
すい。このため、上述した従来方法による半導体装置に
おいては、上下の配線層を接続するためのスルーホール
の形状かマスクで指定された所要の形状から外れやずい
という欠点かある。[Problems to be Solved by the Invention] However, when forming the silicon oxide film 4, hillocks are likely to occur on the surface of the aluminum film of the underline wiring layer 3. Therefore, in the semiconductor device according to the conventional method described above, there is a drawback that the shape of the through hole for connecting the upper and lower wiring layers may deviate from the required shape specified by the mask.
第３図（ａ）は従来方法においてヒロックが発生した場
合の半導体装置を説明するための平面図、第３図（ｂ）
は第３図（ａ）のＢ−Ｂ線による断面図である。FIG. 3(a) is a plan view for explaining a semiconductor device when a hillock occurs in the conventional method, and FIG. 3(b)
is a cross-sectional view taken along line BB in FIG. 3(a).
つまり、第３図（ｂ）に示すように、第１のアルミニウ
ム配線層３の表面にヒロック３ａがあると、マスクパタ
ーンをホトレジスト８に転写するための転写光がこのヒ
ロック３ａにより乱反射してしまう。このなめ、マスク
のスルーホールパターンが正確にホトレジスト〜に転写
されず、第３図（ａ）、（Ｆ３）に示すように、ホトレ
ジスト８に形成されるスルーホール用の孔は横方向に広
がり部８ａを有する。このため、第１のアルミニウム配
線層３」二のシリコン酸化膜４に形成すべきスルーホー
ルは、配線層３がら外れてシリコン酸化膜２にも到達し
てしまう。従って、後工程にて形成される第２のアルミ
ニウム配線層５のステップカバレッジが悪化し、半導体
装置の品質が低下し、ウェハー当りの歩留りが低下する
という欠点がある。In other words, as shown in FIG. 3(b), if there are hillocks 3a on the surface of the first aluminum wiring layer 3, the transfer light for transferring the mask pattern onto the photoresist 8 will be diffusely reflected by the hillocks 3a. . Due to this sloping, the through-hole pattern of the mask is not accurately transferred to the photoresist 8, and as shown in FIG. It has 8a. For this reason, the through hole to be formed in the silicon oxide film 4 of the first aluminum wiring layer 3 comes off the wiring layer 3 and reaches the silicon oxide film 2 as well. Therefore, the step coverage of the second aluminum wiring layer 5 formed in a subsequent process is deteriorated, the quality of the semiconductor device is deteriorated, and the yield per wafer is reduced.
本発明はかかる事情に鑑みてなされたものであって、ヒ
ロックの存在にも拘らず、マスクのスルーホールパター
ンに忠実なパターンをホトレジスト膜に形成することが
でき、所定位置から外れることなく高精度でスルーホー
ルを形成し、品質および歩留を向上させることができる
半導体装置の製造方法を提供することを目的とする。The present invention has been made in view of the above circumstances, and is capable of forming a pattern on a photoresist film that is faithful to the through-hole pattern of a mask despite the presence of hillocks, and with high accuracy without deviating from a predetermined position. An object of the present invention is to provide a method for manufacturing a semiconductor device that can improve quality and yield by forming through-holes.
［問題点を解決するための手段］
本発明に係る半導体装置の製造方法は、半導体基板上に
第１の絶縁膜を形成する工程と、この第１の絶縁膜上に
第１の金属配線層を形成する工程と、この第１の金属配
線層上に第２の絶縁膜を形成する工程と、この第２の絶
縁膜上に高融点金属又は高融点金属シリサイドからなる
中間導電層を形成する工程と、この中間導電層上にホト
レジスＩ−膜を被着させてホトリソグラフィにより第２
の絶縁膜及び中間導電層にスルーホールを形成する工程
と、このスルーホールを介して第１−の金属配線層と接
続される第２の金属配線層を形成する工程と、を有する
ことを特徴とする。[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention includes a step of forming a first insulating film on a semiconductor substrate, and a step of forming a first metal wiring layer on the first insulating film. a step of forming a second insulating film on the first metal wiring layer; and a step of forming an intermediate conductive layer made of a refractory metal or a refractory metal silicide on the second insulating film. a second process by photolithography by depositing a photoresist I-film on this intermediate conductive layer.
forming a through hole in the insulating film and the intermediate conductive layer; and forming a second metal wiring layer connected to the first metal wiring layer through the through hole. shall be.
［作用コ
この発明においては、ホトレジスト膜の下層に中間導電
層が形成されている。そして、この中間導電層は光反射
率が低い高融点金属又は高融点金属シリサイドで形成さ
れているから、第１の配線層上にヒロックが存在してい
ても、ホトリソグラフィによりホトレジス１へ膜にスル
ーホールパターンを転写する場合に、転写光が乱反射す
ることはない。従って、マスクのスルーホールパターン
に忠実なパターンをホ）へレジストに転写することがで
きるから、第２の絶縁膜及び中間導電層に高精度のスル
ーホールを形成することができる。[Function] In this invention, an intermediate conductive layer is formed under the photoresist film. Since this intermediate conductive layer is formed of a high melting point metal or high melting point metal silicide with low light reflectance, even if hillocks exist on the first wiring layer, the film is not transferred to the photoresist 1 by photolithography. When transferring a through-hole pattern, the transfer light is not diffusely reflected. Therefore, since a pattern faithful to the through-hole pattern of the mask can be transferred to the resist (e), highly accurate through-holes can be formed in the second insulating film and the intermediate conductive layer.
「実施例」
次に、本発明の実施例について添付の図面を参照して説
明する。第１図（ａ）乃至（ｄ）は本発明の実施例を工
程順に示す断面図である。"Embodiments" Next, embodiments of the present invention will be described with reference to the accompanying drawings. FIGS. 1(a) to 1(d) are cross-sectional views showing an embodiment of the present invention in the order of steps.
先ず、第１図（ａ）に示すように、シリコン基板１上に
膜厚が約８０００人のシリコン酸化膜２を形成し、更に
膜厚が約５０００人のアルミニウム膜を被着させた後、
これをパターン化して、第１のアルミニウム配ｍ層３を
形成する。First, as shown in FIG. 1(a), a silicon oxide film 2 with a thickness of about 8,000 thick is formed on a silicon substrate 1, and an aluminum film with a thickness of about 5,000 thick is further deposited.
This is patterned to form the first aluminum metal layer 3.
次に、第１図（ｂ）に示すように、膜厚が約７０００人
のシリコン酸化膜４と膜厚が約５００人のタングステン
シリサイド膜６（中間導電層）とを順次形成する。この
場合に、シリコン酸化膜４を形成する際に、その熱履歴
によって第１のアルミニウム配線層３の表面にヒロック
３ａ等が生ずる。Next, as shown in FIG. 1(b), a silicon oxide film 4 with a thickness of about 7000 thick and a tungsten silicide film 6 (intermediate conductive layer) with a thickness of about 500 thick are sequentially formed. In this case, when forming the silicon oxide film 4, hillocks 3a and the like are generated on the surface of the first aluminum wiring layer 3 due to its thermal history.
そして、第１図（ｃ）に示す如く、パターン化したホト
レジスト８を保護膜としてシリコン酸化膜４及びタング
ステンシリサイド膜６にスルーホール９を形成する。Then, as shown in FIG. 1(c), through holes 9 are formed in the silicon oxide film 4 and the tungsten silicide film 6 using the patterned photoresist 8 as a protective film.
つまり、先ず、タングステンシリサイド［６上にホトレ
ジスト膜を一様に塗布し、マスクを介してホトレジスト
膜に転写光を照射する。この場合に、ホトレジスト膜を
透過した光は、タングステー６＝
ンシリサイド膜６に到達するが、タングステンシリサイ
ドはアルミニウムに比して光反射率が低いので、ホトレ
ジスト膜が反射光により受ける影響が少ない。このため
、配線層３にヒロック３ａが形成されていても、転写光
の乱反射光は少ない。That is, first, a photoresist film is uniformly applied on the tungsten silicide [6], and transfer light is irradiated onto the photoresist film through a mask. In this case, the light transmitted through the photoresist film reaches the tungsten silicide film 6, but since tungsten silicide has a lower light reflectance than aluminum, the photoresist film is less affected by the reflected light. Therefore, even if hillocks 3a are formed in the wiring layer 3, the diffused reflection of the transfer light is small.
従って、マスクのパターンが忠実にホトレジスト膜に転
写され、パターンの歪がないホトレジスト８が形成され
る。これにより、マスクパターンに高精度で一致したス
ルーホール９を得ることができる。Therefore, the pattern of the mask is faithfully transferred to the photoresist film, and a photoresist 8 without pattern distortion is formed. This makes it possible to obtain through holes 9 that match the mask pattern with high precision.
次いで、第１図（ｄ）に示すように、ホトレジスト８を
除去した後、膜厚が約１０００人のタングステンシリサ
イド膜７と膜厚が約１．０μｍのアルミニウム膜とを順
次被着させ、アルミニウム膜をパターン化して、第２の
アルミニウム配線層５を形成する。Next, as shown in FIG. 1(d), after removing the photoresist 8, a tungsten silicide film 7 with a thickness of approximately 1000 μm and an aluminum film with a thickness of approximately 1.0 μm are sequentially deposited. The film is patterned to form a second aluminum wiring layer 5.
前述の如く、スルーホール９は、マスクパターンを忠実
に転写したものであるから、第２のアルミニウム配線層
５のステップカバレッジが高い。As described above, since the through holes 9 are formed by faithfully transferring the mask pattern, the step coverage of the second aluminum wiring layer 5 is high.
上述の如くして形成された第２のアルミニウム配線層５
はタングステンシリサイド膜６．７に積層されているの
で、耐エレクトロマイグレーション性及び耐ストレスマ
イグレーション性が良好である。Second aluminum wiring layer 5 formed as described above
Since it is laminated on the tungsten silicide film 6.7, it has good electromigration resistance and stress migration resistance.
なお、本実施例ではタングステンシリサイドを中間導電
層として用いたが、タングステン、モリブデン又はモリ
ブデンシリサイド等を用いることが可能であるこという
までもない。Although tungsten silicide was used as the intermediate conductive layer in this embodiment, it goes without saying that tungsten, molybdenum, molybdenum silicide, or the like may also be used.
［発明の効果］
以上説明したように、本発明によれば、第２の絶縁膜上
に、第１の金属配線層の表面より光反射率が低い高融点
金属又は高融点金属シリサイドからなる中間導電層を形
成するので、マスクのスルーホールパターン転写時に、
パターン歪みが少なく、マスクパターンに忠実なスルー
ホールを形成することができる。従って、後工程におい
て、第２のアルミニウム配線層のステップカバレッジが
悪化することを防止できるので、ウニへ当りの歩留りを
向上させると共に、半導体品質を向上させることができ
る。[Effects of the Invention] As explained above, according to the present invention, an intermediate layer made of a high melting point metal or a high melting point metal silicide having a lower light reflectance than the surface of the first metal wiring layer is formed on the second insulating film. Since it forms a conductive layer, when transferring the through-hole pattern of the mask,
Through-holes can be formed that are faithful to the mask pattern with little pattern distortion. Therefore, it is possible to prevent the step coverage of the second aluminum wiring layer from deteriorating in the post-process, thereby improving the yield and semiconductor quality.
また、本発明によれば、第２の金属配線層がアルミニウ
ムの場合、アルミニウムと高融点金属又は高融点金属シ
リサイドとの積層配線となるので、耐エレクトロマイグ
レーション性や、耐ストレスマイグレーション性が向上
するという付随的な効果がある。Further, according to the present invention, when the second metal wiring layer is made of aluminum, it becomes a laminated wiring of aluminum and a high melting point metal or a high melting point metal silicide, so that electromigration resistance and stress migration resistance are improved. There is an additional effect.
第１図（ａ）乃至（ｄ）は本発明の実施例を工程順に示
す断面図、第２図は多層配線構造を示す断面図、第３図
（ａ）は従来方法における途中工程を示す平面図、第３
図（ｂ）は第３図（ａ）のＢ−Ｂ線における断面図であ
る。
１；シリコン基板、２，４；シリコン酸化膜、３；第１
のアルミニウム配線層、５；第２のアルミニウム配線層
、６，７；タングステンシリサイド膜、８；ホトレジス
トFigures 1 (a) to (d) are cross-sectional views showing an embodiment of the present invention in the order of steps, Figure 2 is a cross-sectional view showing a multilayer wiring structure, and Figure 3 (a) is a plan view showing intermediate steps in the conventional method. Figure, 3rd
FIG. 3(b) is a sectional view taken along line BB in FIG. 3(a). 1; silicon substrate, 2, 4; silicon oxide film, 3; first
aluminum wiring layer, 5; second aluminum wiring layer, 6, 7; tungsten silicide film, 8; photoresist
Claims (1)
１の絶縁膜上に第１の金属配線層を形成する工程と、こ
の第１の金属配線層上に第２の絶縁膜を形成する工程と
、この第２の絶縁膜上に高融点金属又は高融点金属シリ
サイドからなる中間導電層を形成する工程と、この中間
導電層上にホトレジスト膜を被着させてホトリソグラフ
ィにより第２の絶縁膜及び中間導電層にスルーホールを
形成する工程と、このスルーホールを介して第１の金属
配線層と接続される第２の金属配線層を形成する工程と
、を有することを特徴とする半導体装置の製造方法。A step of forming a first insulating film on a semiconductor substrate, a step of forming a first metal wiring layer on this first insulating film, and a step of forming a second insulating film on this first metal wiring layer. forming an intermediate conductive layer made of a refractory metal or refractory metal silicide on the second insulating film; depositing a photoresist film on the intermediate conductive layer and forming a second insulating film by photolithography; forming a through hole in the insulating film and the intermediate conductive layer; and forming a second metal wiring layer connected to the first metal wiring layer through the through hole. A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12697387A JPS63292653A (en) | 1987-05-26 | 1987-05-26 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12697387A JPS63292653A (en) | 1987-05-26 | 1987-05-26 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63292653A true JPS63292653A (en) | 1988-11-29 |
Family
ID=14948478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12697387A Pending JPS63292653A (en) | 1987-05-26 | 1987-05-26 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63292653A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268329A (en) * | 1990-05-31 | 1993-12-07 | At&T Bell Laboratories | Method of fabricating an integrated circuit interconnection |
-
1987
- 1987-05-26 JP JP12697387A patent/JPS63292653A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268329A (en) * | 1990-05-31 | 1993-12-07 | At&T Bell Laboratories | Method of fabricating an integrated circuit interconnection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4123565A (en) | Method of manufacturing semiconductor devices | |
| US4185294A (en) | Semiconductor device and a method for manufacturing the same | |
| JP2890538B2 (en) | Semiconductor device | |
| JPS63292653A (en) | Manufacture of semiconductor device | |
| JPH0750694B2 (en) | Conductive layer formation method | |
| JP3115107B2 (en) | Reticle, semiconductor device using the reticle, and method of manufacturing the same | |
| JP2995749B2 (en) | Semiconductor device | |
| JPS61248427A (en) | Formation of multilayer interconnection | |
| JP2808674B2 (en) | Method for manufacturing semiconductor device | |
| JPH10223759A (en) | Method for formation of multilayer interconnection in semiconductor device | |
| JP2666393B2 (en) | Semiconductor device | |
| JP2830636B2 (en) | Method for manufacturing semiconductor device | |
| JPH02312235A (en) | Manufacture of semiconductor device | |
| JPH03106013A (en) | Alignment mark forming method | |
| JPS61137345A (en) | Manufacture of semiconductor device | |
| JPH02151052A (en) | Manufacture of semiconductor device | |
| JPS62143052A (en) | Mask | |
| JP3167398B2 (en) | Method for manufacturing semiconductor device | |
| JP2734881B2 (en) | Method for manufacturing semiconductor device | |
| KR0137813B1 (en) | Metal wiring method of mosfet | |
| JP2809274B2 (en) | Method for manufacturing semiconductor device | |
| KR100349365B1 (en) | Method for forming metal wiring of semiconductor device | |
| JPS6226843A (en) | Formation of electrode metal wiring pattern | |
| JPH06188317A (en) | Manufacture of semiconductor device | |
| JPH0123944B2 (en) |