JPS63291127A - Data processor - Google Patents

Data processor

Info

Publication number
JPS63291127A
JPS63291127A JP62126276A JP12627687A JPS63291127A JP S63291127 A JPS63291127 A JP S63291127A JP 62126276 A JP62126276 A JP 62126276A JP 12627687 A JP12627687 A JP 12627687A JP S63291127 A JPS63291127 A JP S63291127A
Authority
JP
Japan
Prior art keywords
data
list
comparison
register
matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62126276A
Other languages
Japanese (ja)
Inventor
Satoru Fujikawa
悟 藤川
Atsushi Fujimoto
敦 藤本
Ryoichi Wada
良一 和田
Yutaka Aoki
豊 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62126276A priority Critical patent/JPS63291127A/en
Publication of JPS63291127A publication Critical patent/JPS63291127A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To speed up a matching processing by executing the comparison in parallel under the comparing conditions set to respective elements of the list data of a table format. CONSTITUTION:When a matching processing is executed, matching data are set to a comparing register 4 in a list data processing part 6, further, when comparing conditions are set to a matching register 5, the data of the comparing register 4 are compared under the comparing conditions of the matching register 5 to the data of respective element registers 11 by a comparing means 13 in respective subarithmetic units 14 and said elements are searched. Thus the high speed of the matching processing can be realized.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は主に人工知能分野へ使用することを目的とした
データ処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a data processing device mainly intended for use in the field of artificial intelligence.

従来の技術 近年、コンピュータ応用の一つとして人工知能分野が盛
んに研究されている。この分野においては構造を持った
データを処理する必要があり、そのため構造データを取
り扱うことのできる言語であるLISPが広く使用され
ている。しかしLISP言語は汎用のコンピュータで実
行するのは非効率であるため様々な工夫を施した専用マ
シンが開発されてきた。
BACKGROUND OF THE INVENTION In recent years, the field of artificial intelligence has been actively researched as one of computer applications. In this field, it is necessary to process structured data, and therefore LISP, a language that can handle structured data, is widely used. However, since it is inefficient to execute the LISP language on a general-purpose computer, special-purpose machines with various improvements have been developed.

これら専用マシンは主に言語的側面からアプローチを行
って改善を行ったものでその改善の内容の代表的なもの
を以下に示す。
These dedicated machines were improved mainly from a linguistic perspective, and the typical improvements made are shown below.

+l)  CA R、CD R等、原始的関数はマイク
ロプログラムレベルで実行する。
+l) Primitive functions such as CAR and CD R are executed at the microprogram level.

(2)  ジェネリックデータタイプを扱うためTAG
付きデータ形式とする。
(2) TAG for handling generic data types
data format.

(3)スタック処理を高速にするためハードゥエアコン
トロールスタソクを設ける。
(3) A hardware air control stand is provided to speed up stack processing.

(参考文献rLIsPマシン」情報処理 Vol、23
患8  pp752−772 ) しかしながら、前記したような言語の実行系に関する改
善はなされてきたものの、計算機内部における構造体デ
ータの表現としては基本的には要素の順序関係と結合の
方法をポインタで表現したもの(以下リストと呼ぶ)を
使用している。この方法では全てのリスト原作にポイン
タを逐次たどっていく操作を伴うため、人工知能分野の
応用プログラムに頻繁に現れる以下の操作を行うには本
質的に効率が悪い。
(References rLIsP Machine” Information Processing Vol. 23
8 pp752-772) However, although improvements have been made to the execution system of the language as described above, the representation of structure data inside a computer basically uses pointers to represent the order of elements and the method of connection. (hereinafter referred to as the list). Since this method involves the operation of sequentially following the pointer to all list originals, it is essentially inefficient for performing the following operations that frequently appear in application programs in the field of artificial intelligence.

*パターンマツチング リストの分解操作を伴うため非効率である。*Pattern matching It is inefficient because it involves list decomposition.

*任意の要素へのアクセス、リストの分解、特定要素の
置き換えリストたぐりとなり効率が悪い。
* Access to arbitrary elements, decomposition of lists, and replacement lists for specific elements are inefficient.

上記の問題点を解決するために、リストデータの表現方
法をかえる提案がなされている。
In order to solve the above problems, proposals have been made to change the method of expressing list data.

−aに、2進木リストは始点のノードから始まって順次
左右に分岐して行き葉のノードでそれぞれの分岐が終了
する形をとる。葉のノードにはアトムノードとNILノ
ードの2種類がある。葉のノードでないノードは分岐が
続行している事を示すリストノードである。このリスト
ノードは葉のノードの位置を間接的にあられすためのも
のである。
-a, the binary tree list starts from the starting point node and sequentially branches left and right, with each branch ending at a leaf node. There are two types of leaf nodes: atom nodes and NIL nodes. Nodes that are not leaf nodes are list nodes that indicate that the branch is continuing. This list node is used to indirectly indicate the position of the leaf node.

ポインタ表現ではこの構造表現をそのままの形で全ての
ノードをアドレスで接続したセルで表現している。この
結果、各要素へのアクセスには常にアドレスの間接参照
の繰り返しが必要となっている。
In the pointer representation, this structural representation is expressed as is by cells in which all nodes are connected by addresses. As a result, access to each element always requires repeated indirect references to the address.

しかし、葉のノードの位置を直接的にあられすことがで
きれば、リストノードの情報を持つ必要はない。したが
って、葉の位置情報と葉自身の情報を順次並べた表で、
等価なリストデータを表現することができる。葉のノー
ド位置を表現する方法としてCDR方向に順次番号を付
け、CAR方向に順次項目を割り当てた一次元ベルトル
表現が提案されている。従ってリストデータは葉の位置
情報を示すベクトルと葉自身の情報を組としたデータの
集合で表現される。この表現法ではポインタ表現のよう
にリストの解釈を2進木リストに限る必要がない。
However, if the positions of leaf nodes can be directly determined, there is no need to have list node information. Therefore, in a table that sequentially arranges the leaf position information and the leaf's own information,
Equivalent list data can be expressed. As a method for expressing leaf node positions, a one-dimensional Bertol representation has been proposed in which numbers are sequentially assigned in the CDR direction and items are sequentially assigned in the CAR direction. Therefore, the list data is expressed as a set of data that includes a vector indicating leaf position information and information about the leaf itself. With this representation method, there is no need to limit the interpretation of a list to a binary tree list, as is the case with pointer representations.

第2図にリストデータの表形式表現の一例を示す。これ
は8式で表記した場合(A (B (C) )D)とな
るリストデータの図式表現(11、および、表形式表現
(2)を示したものである。図式表現において丸印はリ
ストノードを表し、四角で囲ったものは葉のノードを示
している。また各ノードのとに付記した数字列は上記し
た方法に従って表したノード位置を示すものである。こ
の葉の部分を抜きだして表の形で表現したものが表形式
表現(2)であって、ADDRESS部にノード位置ベ
クトルが、VALUE部に葉の要素が入った表で構成さ
れている。このような表現形式をとることにより、リス
トデータをポインタをたぐることなく各要素に対し並列
に処理することが可能になり、前述のパターンマツチン
グ及び任意の要素へのアクセス、リストの分解、特定要
素の置き換え等の操作を高速に行うことができる。
FIG. 2 shows an example of a tabular representation of list data. This shows the graphical representation (11) and tabular representation (2) of list data that becomes (A (B (C) ) D) when expressed in 8 formulas. In the diagrammatic representation, circles indicate list data. It represents a node, and the boxed area indicates a leaf node.The number string appended to each node indicates the node position expressed according to the method described above.Extract this leaf part. The table representation (2) is a table representation (2) in which the ADDRESS section contains the node position vector and the VALUE section contains the leaf elements. This makes it possible to process list data in parallel for each element without passing through pointers, and operations such as pattern matching, accessing arbitrary elements, disassembling lists, and replacing specific elements can be performed. It can be done quickly.

以下図面を参照しながら、この表表現に基づいた従来の
データ処理装置の一例について説明する。
An example of a conventional data processing device based on this tabular representation will be described below with reference to the drawings.

第3図は従来の処理装置を示すものである。第3図にお
いて、31は表形式のりストデータを記憶するメモリ装
置、32は表形式データの各要素を処理する複数の処理
ユニット33からなるリスト−データ処理装置、34は
アトムデータ処理装置、535はリストデータ処理装置
32内の各処理ユニット33の要素に対してマツチング
等を行うデータ比較装置、36はメモリ装置31からリ
ストデータ処理装置32中の各処理ユニット33への表
形式データの各要素の割り当て及び、各処理ユニット3
3内の要素をデータ比較装置35へ転送を行う転送装置
である。
FIG. 3 shows a conventional processing device. In FIG. 3, 31 is a memory device for storing tabular list data, 32 is a list-data processing device comprising a plurality of processing units 33 that process each element of the tabular data, 34 is an atom data processing device, and 535 36 is a data comparison device that performs matching on the elements of each processing unit 33 in the list data processing device 32, and 36 is each element of tabular data from the memory device 31 to each processing unit 33 in the list data processing device 32. allocation and each processing unit 3
This is a transfer device that transfers the elements in 3 to the data comparison device 35.

以上のように構成されたデータ処理装置について、以下
その動作を説明する。
The operation of the data processing apparatus configured as described above will be described below.

まず、通常の数値データ、および文字データなどはアト
ムデータ処理装置34において処理される。
First, normal numerical data, character data, etc. are processed in the atom data processing device 34.

リストデータはメモリ装置31から各要素別にリストデ
ータ処理装置32内の各処理ユニット33に転送装置3
6により順次転送され、各処理ユニット33によって要
素ごとに並列に処理される。このようにリストデータを
アトムデータとは別に要素ごとに並列に処理することに
より、リストデータの効率的処理と、処理系の構成の単
純化を狙っている。
The list data is transferred from the memory device 31 to each processing unit 33 in the list data processing device 32 for each element by the device 3.
6 and processed in parallel by each element by each processing unit 33. By processing list data in parallel for each element separately from atom data, we aim to efficiently process list data and simplify the configuration of the processing system.

また、各処理ユニット33内のデータに対してマツチン
グ等により比較処理を行う場合には、転送装置36によ
りデータ比較装置35へ転送して比較を行う。
Further, when comparing data in each processing unit 33 by matching or the like, the data is transferred to the data comparison device 35 by the transfer device 36 and compared.

発明が解決しようとする問題点 しかしながら上記のような構成では、リストデータ処理
装置内の各処理ユニットの要素に対してマツチング等の
比較を行う際に各処理ユニットから、データ比較装置へ
のデータ転送が多発するとともに比較処理をソフトウェ
アにより行うため比較処理に時間を要し2.リストデー
タの並列処理におけるボトルネックが発生するという問
題点を有していた。
Problems to be Solved by the Invention However, with the above configuration, when performing comparisons such as matching on the elements of each processing unit in the list data processing device, data transfer from each processing unit to the data comparison device is difficult. 2. The comparison process takes time because it occurs frequently and the comparison process is performed by software. This method has a problem in that a bottleneck occurs in parallel processing of list data.

本発明は上記問題点に鑑み、表形式のりストデータの比
較処理においてデータ転送量を少くするとともに比較処
理を高速にするデータ処理装置を提供するものである。
In view of the above-mentioned problems, the present invention provides a data processing device that reduces the amount of data transferred in comparison processing of list data in a tabular format and speeds up the comparison processing.

問題点を解決するための手段 上記問題点を解決するために本発明のデータ処理装置は
、リストデータを各要素の位置をベクトルで表現した表
形式のデータとして記憶するメモリ装置と、表形式のリ
ストデータの識別情報を記憶する複数のリストレジスタ
とリスト演算手段と比較データを記憶する比較レジスタ
と比較条件を記憶するマツチングレジスタからなるリス
トデータ処理部および複数個のレジスタと演算手段から
なるアトムデータ処理部で構成される主演算装置と、表
形式のりストデータの各要素を記憶する複数の要素レジ
スタと要素演算手段と比較手段を持ち前記の主演算装置
の制御のもとにリストデータの各要素を並列に処理する
複数個の副演算装置と、前記各副演算装置に対し前記メ
モリ装置に蓄えられた表形式データの要素を順次割り当
てる転送装置と前記各副演算装置の要素の位置を並列に
比較するアドレス比較装置を備えたものである。
Means for Solving the Problems In order to solve the above problems, the data processing device of the present invention includes a memory device that stores list data as tabular data in which the position of each element is expressed as a vector; A list data processing section consisting of a plurality of list registers and a list calculation means for storing identification information of list data, a comparison register for storing comparison data, and a matching register for storing comparison conditions, and an atom consisting of a plurality of registers and a calculation means. It has a main processing unit consisting of a data processing section, a plurality of element registers for storing each element of list data in a tabular format, element calculation means, and comparison means, and is capable of processing list data under the control of the main processing unit. a plurality of sub-processing units that process each element in parallel; a transfer unit that sequentially allocates elements of the tabular data stored in the memory device to each sub-processing unit; It is equipped with an address comparison device that compares in parallel.

作用 本発明は上記した構成によって、表形式のリストデータ
の各要素に対して比較レジスタに記憶したデータをマツ
チングレジスタに記憶した比較条件のもとて同時に比較
することにより、比較処理時の大量のデータ転送を避け
ることが出来るとともに、比較条件を任意に設定できる
ため、データのマ、・チング処理を高速に行うことが出
来る。
According to the above-described structure, the present invention simultaneously compares the data stored in the comparison register for each element of tabular list data under the comparison conditions stored in the matching register. Since data transfer can be avoided, and comparison conditions can be set arbitrarily, data matching processing can be performed at high speed.

実施例 以下本発明の一実施例のデータ処理装置について、図面
を参照し、なから説明する。第1図は本発明の実施例に
おけるデータ処理装置の構成を示すものである。第1図
において、lは主メモリ装置、2はリストレジスタ、3
はリスト演算手段、4は比較レジスタ、5はマツチング
レジスタであり、リストデータ処理部6は複数のリスト
レジスタとリスト演算手段および比較レジスタ、マツチ
ングレジスタの総称である。7はレジスタ、8は演算手
段であり、アトムデータ処理部9は複数のレジスタと演
算手段の総称である。さらに主演算装置8はリストデー
タ処理部およびアトムデータ処理部の総称である。11
は要素レジスタ、12は要素演算手段、13は比較手段
であり、副演算装置14は要素レジスタ、要素演算手段
、比較手段の総称である。15は転送装置である。
Embodiment Hereinafter, a data processing apparatus according to an embodiment of the present invention will be described from the beginning with reference to the drawings. FIG. 1 shows the configuration of a data processing device in an embodiment of the present invention. In FIG. 1, l is a main memory device, 2 is a list register, and 3 is a main memory device.
4 is a list calculation means, 4 is a comparison register, and 5 is a matching register, and the list data processing unit 6 is a general term for a plurality of list registers, list calculation means, comparison register, and matching register. 7 is a register, 8 is an arithmetic means, and the atom data processing section 9 is a general term for a plurality of registers and arithmetic means. Furthermore, the main processing unit 8 is a general term for the list data processing section and the atom data processing section. 11
12 is an element register, 12 is an element calculation means, 13 is a comparison means, and the sub-operation unit 14 is a general term for the element register, element calculation means, and comparison means. 15 is a transfer device.

以上のように構成されたデータ処理装置につき、以下第
1図及び第2図を用いて説明する。ここで、第2図にリ
ストデータの表形式表現の一例を示す。
The data processing apparatus configured as above will be explained below using FIG. 1 and FIG. 2. Here, FIG. 2 shows an example of a tabular representation of list data.

これは8式で表記した場合(A (B (C,) ) 
D)となるリストデータの図式表現(11、および、表
形式表現(2)を示したものである。図式表現において
丸印はリストノードを表し、四角で囲ったものは葉のノ
ードを示している。また各ノードの上に付記した数字列
は上記した方法に従って表したノード位置を示すもので
ある。この葉の部分を抜きだして表の形で表現したもの
が表形式表現(2)であって、ADDRESS部にノー
ド位置ベクトルが、VALUE部に葉の要素が入った表
で構成されている。
This is expressed in equation 8 (A (B (C,) )
D) shows the diagrammatic representation (11) and tabular representation (2) of the list data. In the diagrammatic representation, circles represent list nodes, and squares represent leaf nodes. In addition, the number string added above each node indicates the node position expressed according to the method described above.The table format representation (2) extracts this leaf part and represents it in the form of a table. It consists of a table with node position vectors in the ADDRESS section and leaf elements in the VALUE section.

まず、リストデータの各要素のVALUE部にはアトム
データへのリファレンスが格納される。
First, a reference to atom data is stored in the VALUE section of each element of list data.

それらの実際の値である数値や文字のデータの処理は、
アトムデータ処理部9中のレジスタ7および演算手段8
を用いて行われる。これらのアトムデータはメモリ装置
l中に格納される。次にリストデータの処理は、主演算
装置10内のリストデータ処理部6と副演算装置14に
よって行われる。リストデータ処理部のひとつのリスト
レジスタ2に対し、各副演算装置内の要素レジスタ11
のひとつが対応する。すなわち、リストレジスタ2内に
リストデータの識別情報が格納され、対応する複数の要
素レジスタ内にリストデータの各要素がそれぞれ格納さ
れ、全体で一つのりストデータを表現している。メモリ
装置1に蓄えられたりストデータが処理される場合、ま
ずリストデータ処理部6内のリストレジスタ2にリスト
データの識別情報が転送され、それと同時にリストデー
タの各要素が転送装置15により各副演算装置14の要
素レジスタ11に対し別々に転送される。そしてリスト
レジスタ2に演算が施されると、対応する要素レジスタ
11に対し必要な演算が同時に施される。
The processing of numerical and character data, which are their actual values, is
Register 7 and calculation means 8 in atom data processing section 9
This is done using These atomic data are stored in memory device l. Next, the list data is processed by the list data processing section 6 and the sub-processing unit 14 in the main processing unit 10. For one list register 2 of the list data processing unit, the element register 11 in each sub-processing unit
One of them corresponds. That is, identification information of list data is stored in the list register 2, and each element of the list data is stored in a plurality of corresponding element registers, representing one list data as a whole. When storing or processing list data in the memory device 1, the identification information of the list data is first transferred to the list register 2 in the list data processing section 6, and at the same time, each element of the list data is transferred to each subsystem by the transfer device 15. They are separately transferred to the element registers 11 of the arithmetic unit 14. When the operation is performed on the list register 2, the necessary operation is performed on the corresponding element register 11 at the same time.

マツチング処理を行う場合は、リストデータ処理部6内
の比較レジスタ4にマツチングデータをセットし、さら
にマツチングレジスタ5に比較条件をセットすることに
より各副演算装置14内の比較手段13により各要素レ
ジスタ11のデータに対して比較レジスタ4のデータが
マツチングレジスタ5の比較条件のもとて比較が行われ
、該当要素がサーチされる。
When performing matching processing, matching data is set in the comparison register 4 in the list data processing section 6, and furthermore, a comparison condition is set in the matching register 5. The data in the comparison register 4 is compared with the data in the element register 11 under the comparison conditions in the matching register 5, and the corresponding element is searched.

マツチングレジスタへの条件設定は、比較レジスタヘセ
ットする比較データに対する’  >’ 、 ’<、”
 >=’ 、 ’  =<’ 、 ’  =’ の関係
のほか、比較データの指定した部分に対してのみ比較条
件を適用するワイルドカードの設定も可能とする。
Condition settings to the matching register are '>', '<,' for the comparison data to be set in the comparison register.
In addition to the relationships >=', '=<', and '=', it is also possible to set a wild card that applies a comparison condition only to a specified portion of comparison data.

以上のように、本実施例によれば、比較データを設定す
る比較レジスタと、比較条件を設定するマツチングレジ
スタと、各副演算装置の各要素に対して並列に比較を行
う比較手段を具備し、表形式のリストデータの各要素に
対して設定した比較条件のもとて並列に比較を行うこと
により、マツチング処理を高速化することが出来る。
As described above, the present embodiment includes a comparison register for setting comparison data, a matching register for setting comparison conditions, and comparison means for performing parallel comparison for each element of each sub-processing unit. However, by performing parallel comparisons based on the comparison conditions set for each element of the tabular list data, it is possible to speed up the matching process.

発明の効果 以上のように本発明は、リストデータを各要素の位置を
ベクトルで表現した表形式のデータとして記憶するメモ
リ装置と、表形式のりストデータの識別情報を記憶する
複数のリストレジスタとリスト演算手段と比較データを
記憶する比較レジスタと比較条件を記憶するマツチング
レジスタからなるリストデータ処理部および複数個のレ
ジスタと演算手段からなるアトムデータ処理部で構成さ
れる主演算装置と、表形式のりストデータの各要素を記
憶する複数の要素レジスタと要素演算手段と比較手段で
構成され前記主演算装置の制御のもとにリストデータの
各要素を並列に処理する複数個の副演算装置と、前記各
副演算装置に対し前記メモリ装置に蓄えられた表形式デ
ータの要素を順次割り当てる転送装置を具備し、表形式
のりストデータの各要素に対して設定した比較条件のも
とて並列に比較を行うことにより、マツチング処理を高
速化することが出来る。
Effects of the Invention As described above, the present invention includes a memory device that stores list data as tabular data in which the position of each element is expressed as a vector, and a plurality of list registers that store identification information of the tabular list data. A main processing unit consisting of a list data processing unit consisting of a list calculation means, a comparison register for storing comparison data, and a matching register for storing comparison conditions, and an atom data processing unit consisting of a plurality of registers and calculation means; a plurality of sub-processing units that are configured of a plurality of element registers for storing each element of the list data in the format, an element calculation means, and a comparison means, and that process each element of the list data in parallel under the control of the main processing unit; and a transfer device that sequentially allocates elements of the tabular data stored in the memory device to each of the sub-processing units, and transfers the elements of the tabular list data in parallel based on comparison conditions set for each element of the tabular list data. The matching process can be sped up by comparing the results.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例におけるデータ処理装置の構
成図、第2図は本発明の一実施例におけるリストデータ
の表形式表現の説明図、第3図は従来のデータ処理装置
の構成図である。 1・・・・・・主メモリ装置、2・・・・・・リストレ
ジスタ、3・・・・・・リスト演算手段、4・・・・・
・比較レジスタ、5・・・・・・マツチングレジスタ、
6・・・・・・リストデータ処理部、7・・・・・・レ
ジスタ、8・・・・・・演算手段、9・・・・・・アト
ムデータ処理部、10・・・・・・主演算装置、11・
・・・・・要素レジスタ、12・・・・・・要素演算手
段、13・・・・・・比較手段、14・・・・・・副演
算装置、15・・・・・・転送装置、31・・・・・・
メモリ装置、32・・・・・・リストデータ処理装置、
33・・・・・・処理ユニット、34・・・・・・アト
ムデータ処理装置、35・・・・・・データ比較装置、
36・・・・・・転送装置。 代理人の氏名 弁理士 中尾敏男 はか1名区    
              ン ン城 第2図 (A (B (c)) D)
FIG. 1 is a configuration diagram of a data processing device according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of a tabular representation of list data according to an embodiment of the present invention, and FIG. 3 is a configuration diagram of a conventional data processing device. It is a diagram. 1...Main memory device, 2...List register, 3...List calculation means, 4...
・Comparison register, 5...Matching register,
6...List data processing unit, 7...Register, 8...Calculating means, 9...Atom data processing unit, 10... Main processing unit, 11.
...Element register, 12 ...Element operation means, 13 ...Comparison means, 14 ...Sub-operation device, 15 ...Transfer device, 31...
Memory device, 32...List data processing device,
33... Processing unit, 34... Atom data processing device, 35... Data comparison device,
36...Transfer device. Name of agent: Patent attorney Toshio Nakao
Figure 2 of Ng Castle (A (B (c)) D)

Claims (1)

【特許請求の範囲】[Claims] リストデータを各要素の位置をベクトルで表現した表形
式のデータとして記憶するメモリ装置と、表形式のリス
トデータの識別情報を記憶する複数のリストレジスタと
リスト演算手段と比較データを記憶する比較レジスタと
比較条件を記憶するマッチングレジスタからなるリスト
データ処理部および複数個のレジスタと演算手段からな
るアトムデータ処理部で構成される主演算装置と、表形
式のリストデータの各要素を記憶する複数の要素レジス
タと要素演算手段と比較手段で構成され前記主演算装置
の制御のもとにリストデータの各要素を並列に処理する
複数個の副演算装置と、前記各副演算装置に対し前記メ
モリ装置に蓄えられた表形式データの要素を順次割り当
てる転送装置を備えたことを特徴とするデータ処理装置
A memory device that stores list data as tabular data in which the position of each element is expressed as a vector, a plurality of list registers that store identification information of the tabular list data, a list calculation means, and a comparison register that stores comparison data. a main processing unit consisting of a list data processing section consisting of a matching register that stores comparison conditions; and an atom data processing section consisting of a plurality of registers and calculation means; a plurality of sub-processing units that are composed of element registers, element calculation means, and comparison means and process each element of list data in parallel under the control of the main processing unit; and the memory device for each of the sub-processing units. 1. A data processing device comprising a transfer device that sequentially allocates elements of tabular data stored in a data processing device.
JP62126276A 1987-05-22 1987-05-22 Data processor Pending JPS63291127A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62126276A JPS63291127A (en) 1987-05-22 1987-05-22 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62126276A JPS63291127A (en) 1987-05-22 1987-05-22 Data processor

Publications (1)

Publication Number Publication Date
JPS63291127A true JPS63291127A (en) 1988-11-29

Family

ID=14931196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62126276A Pending JPS63291127A (en) 1987-05-22 1987-05-22 Data processor

Country Status (1)

Country Link
JP (1) JPS63291127A (en)

Similar Documents

Publication Publication Date Title
JP2959836B2 (en) Signal processing apparatus and method
JPS63291127A (en) Data processor
JP2606305B2 (en) Data processing device
JPS63292331A (en) Data processor
JPS63292330A (en) Data processor
JPS63219037A (en) Data processor
JP2705166B2 (en) Data processing device
JPH01145727A (en) Data processor
JPS63255741A (en) Data processor
JPH0215332A (en) Data processor
JPH01287745A (en) Data processor
Marszałek Modification of parallelization for fast sort algorithm
JPH0231278A (en) Data processor
JPH01161440A (en) Data processor
JPS63118943A (en) Data processor
JPS63276129A (en) Data processor
JPS63118942A (en) Data processor
JPS6361335A (en) Data processor
JPS6361334A (en) Data processor
JPS63292333A (en) Data processor
JPH02158836A (en) Data processing device
JPH03256124A (en) Method for executing logical type language program
JP2735255B2 (en) Hatching treatment method
JPS63118944A (en) Data processor
JPS61148536A (en) Information processing system