JPS63255741A - Data processor - Google Patents

Data processor

Info

Publication number
JPS63255741A
JPS63255741A JP62090214A JP9021487A JPS63255741A JP S63255741 A JPS63255741 A JP S63255741A JP 62090214 A JP62090214 A JP 62090214A JP 9021487 A JP9021487 A JP 9021487A JP S63255741 A JPS63255741 A JP S63255741A
Authority
JP
Japan
Prior art keywords
list
data
register
memory device
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62090214A
Other languages
Japanese (ja)
Inventor
Masato Honma
本間 真人
Ryoichi Wada
良一 和田
Yutaka Aoki
豊 青木
Kazuo Okamura
和男 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62090214A priority Critical patent/JPS63255741A/en
Publication of JPS63255741A publication Critical patent/JPS63255741A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten the transfer time of list data by storing list data having a table format in an element memory device provided on an element processing part and transferring data in parallel between the element memory device and an element register device. CONSTITUTION:List data is expressed with the table format, and its discrimination information is stored in a list memory device 5. In the case of operation of this data, list data in the memory is transferred to a register Rx. A list operating device 7 and an element operating device 11 simultaneously process discrimination information 15 in a list registering device 6 and element data 16 in each element registering device 10 respectively. Processing results are stored in the list registering device 6 and the same registers Rx of the element registering device 10. As the result, all list data is transferred in the transfer time of one element data independently of the number of elements in the list.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は主に人工知能分野へ使用することを目的とした
データ処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a data processing device mainly intended for use in the field of artificial intelligence.

従来の技術 近年、コンピュータ応用の一つとして人工知能分野が盛
んに研究されている。この分野においては構造を持った
データを処理する必要があり、そのため構造ゲータを取
り扱うことのできる言語であるLISPが広く使用され
ている。LISP言語を汎用のコンピュータで実行する
のは非効率であるため様々な工夫を施した専用マシンが
開発されてきた。
BACKGROUND OF THE INVENTION In recent years, the field of artificial intelligence has been actively researched as one of computer applications. In this field, it is necessary to process structured data, and therefore LISP, a language that can handle structured gaters, is widely used. Since it is inefficient to execute the LISP language on a general-purpose computer, special-purpose machines with various improvements have been developed.

これら専用マシンは主に言語的側面からアプローチを行
って改善を行ったものでその改善の内容の代表的なもの
を以下に示す。
These dedicated machines were improved mainly from a linguistic perspective, and the typical improvements made are shown below.

(11CAR,CDR等、原始的関数はマイクロプログ
ラムレベルで実行する。
(11 Primitive functions such as CAR and CDR are executed at the microprogram level.

(2)  ジェネリックデータタイプを扱うためTAG
付きデータ形式とする。
(2) TAG for handling generic data types
data format.

(3)  スタック処理を高速にするためハードウェア
コントロールスタックを設ける。
(3) Provide a hardware control stack to speed up stack processing.

(参考文献、rLISPマシン」情報処理 Vol。(References, "rLISP Machine" Information Processing Vol.

23  Na 8  pp752−772 )しかしな
がら、上記したような言語の実行系に関する改善はなさ
れてきたものの、計算機内部における構造体データの表
現としては基本的には要素の順序関係と結合の方法をポ
インタで表現したもの(以下リストと呼ぶ)を使用して
いる。
23 Na 8 pp752-772) However, although improvements have been made to the execution system of the language as described above, the representation of structure data inside a computer basically uses pointers to express the order of elements and the method of connection. The expression (hereinafter referred to as a list) is used.

一般にリストは2進木で表現され、始点のノードから始
まって順次左右に分岐して行き葉のノードでそれぞれの
分岐が終了する形をとる。葉のノードにはアトムノード
とNILノードの2種類がある。葉のノードでないノー
ドは分岐が続行している事を示すリストノードである。
Generally, a list is expressed as a binary tree, starting from a starting node and branching left and right sequentially, ending at each leaf node. There are two types of leaf nodes: atom nodes and NIL nodes. Nodes that are not leaf nodes are list nodes that indicate that the branch is continuing.

このリストノードは葉のノードの位置を間接的に表すた
めのものである。
This list node is used to indirectly represent the position of a leaf node.

ポインタ表現ではこのリスト構造をそのままの形で表現
し、全てのノードをアドレスで接続したセルで表現して
いるために次のような問題がある。
In pointer representation, this list structure is expressed as is, and all nodes are expressed as cells connected by addresses, which causes the following problems.

1、任意の位置にあるアダセス、リスト内での任意の要
素の検索、リストの分解・結合にリストたぐりを伴い効
率が悪い。
1. Adases located at arbitrary positions, searching for arbitrary elements within a list, and decomposing/combining lists require going through the list, which is inefficient.

2、リストのマツチング、リスト内での任意のサブリス
トの検索にリストの分解操作を伴うため非効率である。
2. Matching of lists and searching for arbitrary sublists within a list involve decomposition of the list, which is inefficient.

解操作を伴うため非効率である。It is inefficient because it involves solution operations.

これらの問題点を解決するためには、基本的にリストデ
ータの表現をかえる必要がある。すなわち、葉のノード
の位置を直接的にあられすことができれば、リストノー
ドの情報を持つ必要はない。
In order to solve these problems, it is basically necessary to change the expression of list data. That is, if the positions of leaf nodes can be directly determined, there is no need to have list node information.

したがって、葉の位置情報と葉自身の情報を順序並べた
表で、等価なリストデータを表現することができる。こ
の葉のノード位置を表現する方法としてリストの長さ方
向に順序番号を付け、深さ方向に順次項目を割り当オた
一次元ベクトル表現を用いると、リストデータは葉の位
置情報を示すベクトルと葉自身の情報を組としたデータ
の集合として表形式で表現される。
Therefore, equivalent list data can be expressed by a table in which leaf position information and leaf information are arranged in order. As a way to express the node position of this leaf, if we use a one-dimensional vector representation by assigning order numbers along the length of the list and sequentially assigning items in the depth direction, the list data will be a vector indicating the position information of the leaf. It is expressed in a tabular format as a set of data consisting of information on the leaf itself and information on the leaf itself.

第3図にリストデータの表現例を示す。これは8式で表
記した場合(A (B (C) ) D)となるリスト
データの図式表現(第3図(a))、および、表形式表
現(第3図(b))を示したものである。図式表現にお
いて丸印はリストノードを表し、四角で囲ったものは葉
のノードを示している。また各ノードの上に付記した数
字列は上記した方法に従って表したノード位置を示すも
のである。この葉の部分を抜きだして表の形で表現した
ものが表形式表現(第3図(b))であって、アドレス
部にノード位置ベクトルが、バリュー部に葉の要素が入
った表で構成されている。
FIG. 3 shows an example of list data representation. This shows the graphical representation (Fig. 3 (a)) and tabular representation (Fig. 3 (b)) of the list data, which becomes (A (B (C)) D) when expressed in 8 formulas. It is something. In the diagrammatic representation, circles represent list nodes, and squares represent leaf nodes. Further, the number string added above each node indicates the node position expressed according to the above-described method. A tabular representation (Figure 3 (b)) is a table that extracts this leaf part and represents it in the form of a table.It is a table in which the address part contains the node position vector and the value part contains the leaf elements. It is configured.

リストをこのような表形式で表現した場合、ポインタを
たぐることなく各要素をアクセスすることができ、さら
に各要素の演算を並列に行うことによって、パターンマ
ツチングなどのリスト処理を高速に行うことが出来る。
When a list is expressed in such a tabular format, each element can be accessed without passing through pointers, and list processing such as pattern matching can be performed at high speed by performing operations on each element in parallel. I can do it.

以下図面を参照しながら上述した従来のデータ処理装置
の一例について説明する。第4図は従来のデータ処理装
置の構成を示すものである。
An example of the conventional data processing device mentioned above will be described below with reference to the drawings. FIG. 4 shows the configuration of a conventional data processing device.

第4図において21は主メモリ装置、22は転送装置、
23は実データレジスタ装置、24は実データ演算装置
、26はリストレジスタ装置、27はリスト演算装置、
29は要素レジスタ装置、30は要素演算装置であり、
実データレジスタ装置と実データ演算装置より構成さる
実データ処理部25と、リストレジスタ装置とリスト演
算装置より構成されるリスト処理部28と、要素レジス
タ装置と要素演算装置より構成される複数の要素処理部
31によって構成される。
In FIG. 4, 21 is a main memory device, 22 is a transfer device,
23 is a real data register device, 24 is a real data calculation device, 26 is a list register device, 27 is a list calculation device,
29 is an element register device, 30 is an element operation device,
A real data processing section 25 consisting of a real data register device and a real data arithmetic device, a list processing section 28 consisting of a list register device and a list arithmetic device, and a plurality of elements consisting of an element register device and an element arithmetic device. It is constituted by a processing section 31.

以上のように構成されたデータ処理装置については、以
下その動作を説明する。
The operation of the data processing apparatus configured as described above will be described below.

リストデータの処理を行う場合、まず主メモリ装置21
に蓄えられたりストデータは、転送装置22によって、
その識別情報はリスト処理部28のリストレジスタ装置
26に、各要素はそれぞれ別々の要素処理部31の要素
レジスタ装置29に転送される。
When processing list data, first the main memory device 21
The data stored in and stored in is transferred by the transfer device 22.
The identification information is transferred to the list register device 26 of the list processing section 28, and each element is transferred to the element register device 29 of a separate element processing section 31.

リストデータの演算は、リストレジスタ装置26の識別
情報に対してはリスト演算装置27、各要素レジスタ装
置29の要素に対しては要素演算装置30が行う。リス
ト処理部28と要素処理部31によって処理されたリス
トデータは、転送装置22によって主メモリ装置21に
転送され蓄えられる。また通常の数値データおよびアト
ムデータを処理する場合は、同様に主メモリ装置21に
蓄えられたデータを実データ処理部25の実データレジ
スタ装置23に転送し、実データ演算装置24によって
演算を行う。
List data calculations are performed by the list calculation device 27 for the identification information of the list register device 26 and by the element calculation device 30 for the elements of each element register device 29. The list data processed by the list processing section 28 and the element processing section 31 is transferred to the main memory device 21 by the transfer device 22 and stored therein. In addition, when processing normal numerical data and atomic data, the data stored in the main memory device 21 is similarly transferred to the real data register device 23 of the real data processing section 25, and the real data calculation device 24 performs calculations. .

このようにリストデータを他のデータと区別し、さらに
その各要素を別々の処理装置によって並列に処理するこ
とによって、従来のポインタ表現形式に比較して効率的
なリスト処理が行える。
By distinguishing list data from other data in this way and processing each element in parallel by separate processing devices, list processing can be performed more efficiently than in conventional pointer representation formats.

発明が解決しようとする問題点 しかしながら上記のような構成では、レジスタ装置上で
のりストデータは要素毎に並列に処理することができる
が、主メモリ装置と要素レジスタ装置との間のリストデ
ータの転送が多゛発し、これによってリスト処理全体と
しての処理速度が低下する。
Problems to be Solved by the Invention However, with the above configuration, the list data can be processed in parallel for each element on the register device, but the list data between the main memory device and the element register device can be processed in parallel. Transfers occur frequently, which reduces the overall processing speed of list processing.

本発明は上記問題点に鑑み、表形式のリストデータの並
列処理において、リストデータの転送に要する時間を短
縮したデータ処理装置を提供するものである。
In view of the above problems, the present invention provides a data processing device that reduces the time required to transfer list data in parallel processing of list data in tabular format.

間5点を解決するための手段 上記問題点を解決するために本発明のデータ処理装置は
、リストデータの各要素をノードの位置を示すアドレス
部とデータ値へのリファレンスを示すバリュー部とで構
成して記憶する要素メモリ8を置と、上記要素メモリ装
置に記jQされた要素を転送して記憶する要素レジスタ
装置と、上記要素レジスタ装置に記憶された要素に演算
を行う要素演算装置とから構成される複数の要素処理部
と、リストデータの識別情報を記憶するリストメモリ装
置と、上記リストメモリ装置に記憶された識別情報を転
送して記憶するリストレジスタ装置と、上記リストレジ
スタ装置に記憶された識別情報に演算を行うリスト演算
装置とから構成されるリスト処理部を具備し、リストデ
ータの転送及び演算を要素毎に並列に処理できるように
したものである。
Means for solving the above problems In order to solve the above problems, the data processing device of the present invention divides each element of list data into an address part indicating the position of a node and a value part indicating a reference to the data value. An element memory 8 for configuring and storing is placed, an element register device for transferring and storing the elements recorded in the element memory device, and an element operation device for performing operations on the elements stored in the element register device. a list memory device that stores identification information of list data; a list register device that transfers and stores the identification information stored in the list memory device; The list processing unit includes a list calculation device that performs calculations on stored identification information, and is capable of processing list data transfer and calculations in parallel for each element.

作用 本発明は上記した構成によって、表形式のリストデータ
を各要素毎に処理する要素処理部に要素メモリ装置を備
えて、リストデータをこれに蓄えて要素メモリ装置と要
素レジスタ装置との間で並列に転送することにより、転
送時間を著しく短縮することができるようにしたもので
ある。
According to the above-described configuration, the present invention includes an element memory device in the element processing section that processes list data in tabular format for each element, stores the list data in the element memory device, and transfers the list data between the element memory device and the element register device. By transferring in parallel, the transfer time can be significantly shortened.

実施例 以下本発明の一実施例のデータ処理装置について、図面
を参照しながら説明する。
Embodiment Hereinafter, a data processing apparatus according to an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例におけるデータ処理装置の構
成を示すものである。第1図において1は実データメモ
リ装置、2は実データレジスタ装置、3は実データ演算
装置、5はリストメモリ装置、6はリストレジスタ装置
、7はリスト演算装置、9は要素メモリ装置、10は要
素レジスタ装置、11は要素演算装置である。4は実デ
ータメモリ装置、実データレジスタ装置、実データ演算
装置より構成される実データ処理部で、8はリストメモ
リ装置、リストレジスタ装置、リスト演算装置より構成
されるリスト処理部で、12は要素メモリ装置、要素レ
ジスタ装置、要素演算装置より構成される複数の要素処
理部である。
FIG. 1 shows the configuration of a data processing device in an embodiment of the present invention. In FIG. 1, 1 is a real data memory device, 2 is a real data register device, 3 is a real data calculation device, 5 is a list memory device, 6 is a list register device, 7 is a list calculation device, 9 is an element memory device, 10 1 is an element register device, and 11 is an element arithmetic device. 4 is a real data processing section composed of a real data memory device, a real data register device, and a real data arithmetic device; 8 is a list processing section composed of a list memory device, a list register device, and a list arithmetic device; 12 is a This is a plurality of element processing units composed of an element memory device, an element register device, and an element arithmetic unit.

第2図は上記実施例のデータ処理装置において、リスト
データをメモリ装置とレジスタ装置間で転送する動作を
示すものである。リストメモリ装置5および要素メモリ
装置9のアドレスMnに格納されているリストデータの
識別情報が13、各要素のデータが14である。リスト
レジスタ装置6および要素レジスタ装置10のレジスタ
Rxに転送されるリストデータの識別情報が15各要素
のデータが16である。但し9 (n) 、10 (n
) 、14 (n)、16(n)はそれぞれ第n番目の
要素処理部12(n)の要素メモリ装置、要素レジスタ
装置、要素メモリ内データ、要素レジスタ内データであ
る。
FIG. 2 shows the operation of transferring list data between the memory device and the register device in the data processing device of the above embodiment. The identification information of the list data stored at address Mn of the list memory device 5 and the element memory device 9 is 13, and the data of each element is 14. The identification information of the list data transferred to the register Rx of the list register device 6 and the element register device 10 is 15, and the data of each element is 16. However, 9 (n), 10 (n
), 14(n), and 16(n) are the element memory device, element register device, data in the element memory, and data in the element register of the n-th element processing unit 12(n), respectively.

以上のように構成されたデータ処理装置につき、以下第
1図および第2図を用いてその動作を説明する。
The operation of the data processing apparatus configured as described above will be explained below with reference to FIGS. 1 and 2.

リストデータは表形式によって表現され、その識別情報
はリストメモリ装置5の任意アドレスMnに13として
、n個の要素データは別々に要素処理部12 (1) 
〜12 (n)内の要素メモリ装置9 (1)〜9 (
n)の同一アドレスMnに14 (1) 〜14 (n
)として格納されている。このデータに対して演算を行
うため、まずメモリ内のりストデータをレジスタRxに
転送する。すなわちリストメモリ装置5内の識別情?1
13はリストレジスタ装置内Rxの15に、要素メモリ
装置9 (1)〜9 (n)内の各要素データ14(1
)〜14(n)はそれぞれ要素レジスタ装置10(1)
〜10(n)内IRxの16(1)〜16(n)に同時
に転送する。レジスタに転送されたりストデータに演算
を行う場合、リストレジスタ装置6内の識別情報15に
対してはリスト演算装置7が、各要素レジスタ装置10
内の要素データ16に対しては要素演算装置11が同時
に処理を行い、処理結果はリストレジスタ装置6および
要素レジスタ装置10内の同一レジスタRxに格納され
る。
The list data is expressed in a table format, and its identification information is set to 13 at an arbitrary address Mn of the list memory device 5, and n pieces of element data are separately stored in the element processing unit 12 (1).
~12 Element memory device 9 in (n) (1) ~9 (
14 (1) to 14 (n
) is stored as. In order to perform an operation on this data, first the list data in the memory is transferred to the register Rx. That is, the identification information in the list memory device 5? 1
13 is in 15 of Rx in the list register device, each element data 14 (1) in the element memory device 9 (1) to 9 (n)
) to 14(n) are each element register device 10(1)
Simultaneously transfer to 16(1) to 16(n) of IRx within 10(n). When data is transferred to a register or arithmetic operations are performed on the list data, the list arithmetic device 7 processes the identification information 15 in the list register device 6 from each element register device 10.
The element arithmetic unit 11 simultaneously processes the element data 16 in the list register device 6 and the element register device 10, and the processing results are stored in the same register Rx in the list register device 6 and the element register device 10.

処理されたりストデータをメモリに再格納する場合、上
記の転送処理を逆方向に行う。すなわちリストレジスタ
装置6内の識別情報15はリストメモリ装置s内の13
に、要素レジスタ装置10(1)〜10(n)内の各要
素データ16(1)〜16(n)はそれぞれ要素メモリ
装置9(1)〜9(n)内の14(1)〜14(n)に
同時に転送する。また通常の数値データおよびアトムデ
ータはリストデータとは区別され、実データメモリ装置
1に格納し、実データレジスタ装N2に転送されて実デ
ータ演算装置3によって演算を行う。
When processing or storing data back into memory, the above transfer process is performed in the opposite direction. That is, the identification information 15 in the list register device 6 is the same as the identification information 13 in the list memory device s.
In addition, each element data 16(1) to 16(n) in the element register devices 10(1) to 10(n) are stored in 14(1) to 14 in the element memory devices 9(1) to 9(n), respectively. (n) at the same time. Further, normal numerical data and atom data are distinguished from list data, and are stored in the real data memory device 1, transferred to the real data register device N2, and operated by the real data arithmetic device 3.

この結果レジスタ装置とメモリ装置間のリストデータの
転送は、リスト内の要素の数に依存することなく、1要
素データの転送時間で全てのデータ転送が完了する。し
たがって上記の構成によって、リストデータの表形式表
現におけるデータ転送時間は大幅に短縮され、さらに要
素データの演算をそれぞれ並列に処理することにより高
速なリスト処理が実現される。
As a result, the transfer of list data between the register device and the memory device is independent of the number of elements in the list, and all data transfer is completed in the transfer time of one element data. Therefore, with the above configuration, the data transfer time in the tabular representation of list data is significantly shortened, and furthermore, high-speed list processing is realized by processing each element data calculation in parallel.

なお本実施例ではレジスタ内のりストデータに対して演
算を行った結果を同一レジスタに格納しているが、この
結果は異なるレジスタに格納してもよい。
In this embodiment, the results of operations performed on the list data in the register are stored in the same register, but the results may be stored in different registers.

発明の効果 以上のように本発明は、リストデータの各要素をノード
の位置を示すアドレス部とデータ値へのリファレンスを
示すバリュー部とで構成して記憶する要素メモリ装置と
、上記要素メモリ装置に記憶された要素を転送して記憶
する要素レジスタ装置と、上記要素レジスタ装置に記憶
された要素に演算を行う要素演算装置とから構成される
複数の要素処理部と、リストデータの識別情報を記憶す
るリストメモリWiと、上記リストメモリ装置に記憶さ
れた識別情報を転送して記憶するリストレジスタ装置と
、上記リストレジスタ装置に記憶された識別情報に演算
を行なうリスト演算装置とから構成されるリスト処理部
を具備し、上記要素メモリ装置に蓄えた表形式のりスト
データの各要素を要素レジスタ装置との間で並列に転送
することによって、転送時間を著しく短縮し、リストデ
ータの並列処理をより高速に行うことができるようにな
る。
Effects of the Invention As described above, the present invention provides an element memory device that stores each element of list data constituted by an address field indicating the position of a node and a value field indicating a reference to a data value, and the element memory device described above. A plurality of element processing units each including an element register device that transfers and stores elements stored in the element register device, and an element operation device that performs operations on the elements stored in the element register device, and a plurality of element processing units that store identification information of list data. It is composed of a list memory Wi for storing, a list register device for transferring and storing the identification information stored in the list memory device, and a list calculation device for performing an operation on the identification information stored in the list register device. Equipped with a list processing section, by transferring each element of the tabular list data stored in the element memory device in parallel to and from the element register device, the transfer time is significantly shortened and the list data can be processed in parallel. You will be able to do it faster.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるデータ処理装置の構
成図、第2図は本実施例のデータ処理装置におけるリス
トデータ転送の動作図、第3図はりストデータの表形式
表現の一例を示す説明図、第4図は従来のデータ処理装
置の構成図である。 5・・・・・・リストメモリ装置、6・・・・・・リス
トレジスタ装置、7・・・・・・リスト演算装置、8・
・・・・・リスト処理部、9・・・・・・要素メモリ装
置、10・・・・・・要素レジスタ装置、11・・・・
・・要素演算装置、12・・・・・・要素処理部。 代理人の氏名 弁理士 中尾敏男 はか1名X    
    鍔 c″       ミ     2 43図 (b)
FIG. 1 is a block diagram of a data processing device according to an embodiment of the present invention, FIG. 2 is an operational diagram of list data transfer in the data processing device of this embodiment, and FIG. 3 is an example of a tabular representation of list data. The explanatory diagram shown in FIG. 4 is a configuration diagram of a conventional data processing device. 5...List memory device, 6...List register device, 7...List calculation device, 8.
... List processing unit, 9 ... Element memory device, 10 ... Element register device, 11 ...
. . . Element calculation device, 12 . . . Element processing unit. Name of agent: Patent attorney Toshio Nakao
Tsuba c″ Mi 2 43(b)

Claims (1)

【特許請求の範囲】[Claims] リストデータの各要素のノードの位置を示すアドレス部
とデータ値へのリファレンスを示すバリュー部とで構成
して記憶する要素メモリ装置と、上記要素メモリ装置に
記憶された要素を転送して記憶する要素レジスタ装置と
、上記要素レジスタ装置に記憶された要素に演算を行う
要素演算装置とから構成される複数の要素処理部と、リ
ストデータの識別情報を記憶するリストメモリ装置と、
上記リストメモリ装置に記憶された識別情報を転送して
記憶するリストレジスタ装置と、上記リストレジスタ装
置に記憶された識別情報に演算を行うリスト演算装置と
から構成されるリスト処理部を具備し、リストデータの
転送及び演算を要素毎に並列に処理できるように構成し
たことを特徴とするデータ処理装置。
An element memory device configured and stored with an address field indicating the position of a node of each element of list data and a value field indicating a reference to the data value, and an element memory device that transfers and stores the elements stored in the element memory device. a plurality of element processing units including an element register device and an element operation device that performs an operation on the elements stored in the element register device; a list memory device that stores identification information of list data;
comprising a list processing unit including a list register device that transfers and stores identification information stored in the list memory device; and a list calculation device that performs an operation on the identification information stored in the list register device; A data processing device characterized in that it is configured to be able to process list data transfer and calculation in parallel for each element.
JP62090214A 1987-04-13 1987-04-13 Data processor Pending JPS63255741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62090214A JPS63255741A (en) 1987-04-13 1987-04-13 Data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62090214A JPS63255741A (en) 1987-04-13 1987-04-13 Data processor

Publications (1)

Publication Number Publication Date
JPS63255741A true JPS63255741A (en) 1988-10-24

Family

ID=13992231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62090214A Pending JPS63255741A (en) 1987-04-13 1987-04-13 Data processor

Country Status (1)

Country Link
JP (1) JPS63255741A (en)

Similar Documents

Publication Publication Date Title
CN103988212B (en) Method and system for being route in state machine
JPS6024985B2 (en) Data processing method
JPS63255741A (en) Data processor
JP2606305B2 (en) Data processing device
JPS63292330A (en) Data processor
JPS63292331A (en) Data processor
JPS63291127A (en) Data processor
JPS63219037A (en) Data processor
JPH0231278A (en) Data processor
JPH01287745A (en) Data processor
JP2705166B2 (en) Data processing device
JPH01145727A (en) Data processor
JPS63118943A (en) Data processor
JPH02158836A (en) Data processing device
JPH01161440A (en) Data processor
JPS63118942A (en) Data processor
JPS63292333A (en) Data processor
JPS63118941A (en) Data processor
JPS63291117A (en) Data processor
JPS63276129A (en) Data processor
JPS63118944A (en) Data processor
JPH0215332A (en) Data processor
JPS6365523A (en) Data processor
JP3296489B2 (en) Operation method in associative memory device
Prabhala et al. A comparison of instruction sets for stack machines