JPS63287234A - Data format - Google Patents
Data formatInfo
- Publication number
- JPS63287234A JPS63287234A JP62123194A JP12319487A JPS63287234A JP S63287234 A JPS63287234 A JP S63287234A JP 62123194 A JP62123194 A JP 62123194A JP 12319487 A JP12319487 A JP 12319487A JP S63287234 A JPS63287234 A JP S63287234A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- format
- start byte
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008676 import Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、非同期システムに好適なデータフォーマット
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data format suitable for an asynchronous system.
複数のCPUを使用したシステムにおいて、メインCP
Uが常にデータをサブCPUに転送する非同期通信を行
う場合、第4図に示すようなデータフォーマットでデー
タ転送を行っていた。In a system using multiple CPUs, the main CPU
When U performs asynchronous communication in which data is always transferred to the sub CPU, data is transferred in a data format as shown in FIG.
ところが、このフォーマットでデータ転送する場合、サ
ブCPUがデータフォーマットのA時点から入力をした
場合に、その入力データ中にスタートバイトと同じフォ
ーマットが存在するとそれを検知するので、1送出単位
分だけデータの入力ミスが生じることになる。However, when transferring data in this format, if the sub CPU inputs data from point A of the data format, it will detect that the same format as the start byte exists in the input data, so it will only transfer data for one sending unit. This will result in input errors.
本発明はこのようなデータ取り込みミスの防止に効果を
発揮するデータフォーマントを提供することである。The object of the present invention is to provide a data format that is effective in preventing such data import errors.
このために本発明は、スタートバイト、データ及び無信
号の部分を順次時間軸上に配したフォーマットを1送出
単位とした。For this reason, the present invention uses a format in which the start byte, data, and no-signal portion are sequentially arranged on the time axis as one transmission unit.
このようにデータフォーマットを設定することにより、
無信号部分の検知終了をキーとして、その後のスタート
バイトを確実に検知することができるようになるので、
データの取り込みミスを確実に防止することができるよ
うになる。By setting the data format like this,
Using the end of detection of the no-signal portion as the key, it becomes possible to reliably detect the subsequent start bite.
Data import errors can be reliably prevented.
以下、未発明の実施例について説明する。第1図はその
一実施例のデータフォーマットを示す図である。本実施
例では、8ビ7トのスタートバイト領域1.56ビツト
のデータ領域2及び64ビツトの無信号領域3により、
1送出単位のデータフォーマントを設定している。即ち
、スタートバイト領域1とデータ領域2に要するビット
数と同一ビット数の無信号部分を新たに設けている。Hereinafter, uninvented embodiments will be described. FIG. 1 is a diagram showing the data format of one embodiment. In this embodiment, an 8-bit start byte area, 1.56-bit data area 2, and a 64-bit no-signal area 3 provide the following:
The data format is set for one transmission unit. That is, a new no-signal portion is provided with the same number of bits as the number of bits required for start byte area 1 and data area 2.
第2図は第1図に示したフォーマットのデータを取り入
れるためのフローチャートである。例えば、第1図のB
時点からデータ取込みを開始した場合、まず無信号領域
3を検知するまではそれまで人力したデータを破棄し、
無信号領域3を検知するとそれが終了するのを待ち、次
にスタートバイト領域1を検知した時点でデータ領域2
のデータを取り込む。FIG. 2 is a flowchart for importing data in the format shown in FIG. For example, B in Figure 1
If you start data acquisition from this point, first discard the data manually generated until no-signal area 3 is detected.
When no-signal area 3 is detected, it waits for it to end, and then when start byte area 1 is detected, it starts data area 2.
import data.
第3図はこのためのハードウェア構成を示す図であり、
上記したデータフォーマットで転送されるデータ領域2
のデータが映像データの場合についてである。この場合
はメインCPUl0から転送される映像データを、プロ
グラムROMIIに内蔵した上記した第2図に示す処理
プログラムによりサブCPU12において処理して、そ
の映像データを取込み、VDP (ビデオディスプレイ
ブロセソサ)13においてV−RAMI 4から表示デ
ータを取り込んで、ビデオ信号として出力するものであ
る。Figure 3 is a diagram showing the hardware configuration for this purpose.
Data area 2 transferred in the above data format
This is a case where the data is video data. In this case, the video data transferred from the main CPU 10 is processed in the sub CPU 12 by the processing program shown in FIG. The display data is taken in from the V-RAMI 4 and output as a video signal.
このようなデータフォーマットを使用すれば、例えばC
RTにアナログ時計を表示する場合に、その針の表示エ
ラー等を無(することができる。Using such a data format, e.g.
When displaying an analog clock on RT, it is possible to eliminate errors in displaying the hands.
以上から本発明のデータフォーマットによれば非同期シ
ステムにおいて、任意のタイミングでのデー・夕取り込
みをミスなく行うことができるようになる。As described above, according to the data format of the present invention, data and evening data can be captured at arbitrary timings without mistakes in an asynchronous system.
第1図は本発明の一実施例のデータフォーマットの説明
図、第2図はそのデータフォーマットで転送されるデー
タを取り込むプログラムのフローチャート、第3図は第
2図のプログラムを実行するハードウェアの構成を示す
図、第4図は従来のデータフォーマットの説明図である
。
代理人 弁理士 長 尾 常 明
第1図
tir■
D才信号
ti+++eFigure 1 is an explanatory diagram of a data format according to an embodiment of the present invention, Figure 2 is a flowchart of a program that imports data transferred in that data format, and Figure 3 is a diagram of the hardware that executes the program in Figure 2. FIG. 4, a diagram showing the configuration, is an explanatory diagram of a conventional data format. Agent Patent Attorney Tsune Akira Nagao Figure 1 tir■ D-sai signal ti+++e
Claims (2)
次時間軸上に配したフォーマットを1送出単位としたデ
ータフォーマット。(1) A data format in which a start byte, data, and no-signal portion are arranged sequentially on the time axis as one transmission unit.
ータの送出に要する合計ビット数と同一ビット数を割り
当てたことを特徴とする特許請求の範囲第1項記載のデ
ータフォーマット。(2) The data format according to claim 1, wherein the same number of bits as the start byte and the total number of bits required for data transmission are assigned to the no-signal portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62123194A JPS63287234A (en) | 1987-05-20 | 1987-05-20 | Data format |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62123194A JPS63287234A (en) | 1987-05-20 | 1987-05-20 | Data format |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63287234A true JPS63287234A (en) | 1988-11-24 |
Family
ID=14854519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62123194A Pending JPS63287234A (en) | 1987-05-20 | 1987-05-20 | Data format |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63287234A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5776956A (en) * | 1980-10-29 | 1982-05-14 | Mitsubishi Electric Corp | Signal system for digital interface |
JPS60112572A (en) * | 1983-10-27 | 1985-06-19 | オーチス エレベータ コムパニー | Elevator control system which can be changed into modulus |
JPS60254949A (en) * | 1984-05-31 | 1985-12-16 | Canon Inc | Data transmission system |
JPS6139746A (en) * | 1984-07-31 | 1986-02-25 | Toshiba Electric Equip Corp | Data transmission system |
-
1987
- 1987-05-20 JP JP62123194A patent/JPS63287234A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5776956A (en) * | 1980-10-29 | 1982-05-14 | Mitsubishi Electric Corp | Signal system for digital interface |
JPS60112572A (en) * | 1983-10-27 | 1985-06-19 | オーチス エレベータ コムパニー | Elevator control system which can be changed into modulus |
JPS60254949A (en) * | 1984-05-31 | 1985-12-16 | Canon Inc | Data transmission system |
JPS6139746A (en) * | 1984-07-31 | 1986-02-25 | Toshiba Electric Equip Corp | Data transmission system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63287234A (en) | Data format | |
JP2003263404A (en) | Serial communication system and microcomputer using the same | |
JPS61242142A (en) | Communication control system | |
JP3754998B2 (en) | Information processing device | |
JPH03192855A (en) | Synchronizing data reception circuit | |
SU1667067A1 (en) | Computer state indicator | |
JP2953878B2 (en) | Data transfer system | |
JPH02135933A (en) | Data transfer system | |
JPH03280756A (en) | Line data reception system | |
US6958756B2 (en) | Image processing system and method | |
JPS63198143A (en) | Data transfer controller | |
JP2969868B2 (en) | Fixed interval short fixed length data transmission method | |
JP2000259526A (en) | Serial interface circuit | |
JPS605404Y2 (en) | Input data processing circuit | |
JPS6224348A (en) | Dma processing system | |
JPS6428763A (en) | Data transfer system | |
JPS63275247A (en) | Data transfer device | |
JPH04278656A (en) | Microprocessor | |
JPS61190670A (en) | Data processing device | |
JP2000172633A (en) | Data transfer system | |
JPS63187944A (en) | Communication control equipment | |
JPS63187943A (en) | Communication control equipment | |
JPH0523259U (en) | Data receiving circuit | |
JPH07202951A (en) | Asynchronous data receiver | |
JPS6046586B2 (en) | Communication control device |