JPS61242142A - Communication control system - Google Patents

Communication control system

Info

Publication number
JPS61242142A
JPS61242142A JP60083392A JP8339285A JPS61242142A JP S61242142 A JPS61242142 A JP S61242142A JP 60083392 A JP60083392 A JP 60083392A JP 8339285 A JP8339285 A JP 8339285A JP S61242142 A JPS61242142 A JP S61242142A
Authority
JP
Japan
Prior art keywords
register
communication
synchronization
transmission control
character pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60083392A
Other languages
Japanese (ja)
Inventor
Masataka Murata
正孝 村田
Yoshikazu Kimura
義和 木村
Kenji Shinomiya
四宮 憲治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panafacom Ltd
Original Assignee
Panafacom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panafacom Ltd filed Critical Panafacom Ltd
Priority to JP60083392A priority Critical patent/JPS61242142A/en
Publication of JPS61242142A publication Critical patent/JPS61242142A/en
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)

Abstract

PURPOSE:To attain the communication among plural types of terminals of different characters of calling frame synchronizing signals, by executing the transmission control procedure corresponding to a synchronizing character pattern when the coincidence is secured between said character pattern and a bit pattern sent from a communication circuit. CONSTITUTION:Registers 1-1-1-n hold different character patterns, and the contents of these registers are compared with the output of a shift register 2 which converts the serial bit data sent from a communication circuit 7 into the parallel bit data through a synchronizing pattern comparison detecting part 3. When the part 3 obtains the coincidence between the output of the register 2 and the contents of a certain register 1-i, a processing part 6 executes a transmission control procedure 4-i corresponding to the synchronizing character pattern held by the register 1-i. This secures a flexible countermeasure to the incoming calls arriving a synchronously just with a single circuit.

Description

【発明の詳細な説明】 〔概要〕 複数の同期キャラクタパターンを保持しておき、通信回
線から送出されてくるビットパターンと比較し、一致が
とれたとき、当該同期キャラクタパターンに対応する伝
送制御手順を実行する構成が示されている。
[Detailed Description of the Invention] [Summary] A plurality of synchronization character patterns are held and compared with a bit pattern sent from a communication line, and when a match is found, a transmission control procedure corresponding to the synchronization character pattern is performed. A configuration is shown that runs the .

〔産業上の利用分野〕[Industrial application field]

本発明は通信制御方式に関し、特に、通信回線に接続さ
れ、該通信回線から送出されてくる同期キャラクタを検
出することにより同期動作を確立し、以後所定の伝送制
御手順の制御に移行する通信制御装置における通信制御
方式に関する。
The present invention relates to a communication control system, and in particular, a communication control system that is connected to a communication line, establishes a synchronization operation by detecting a synchronization character sent from the communication line, and then shifts to control of a predetermined transmission control procedure. It relates to a communication control method in a device.

〔従来の技術〕[Conventional technology]

通信回線を利用した従来の同期式シリアルデータ伝送に
おいては、1回線につき1種の伝送制御手順による通信
を行なっていた。これは、送信側と受信側とで同期をと
るための5YNCキヤラクタが伝送制御手順により異な
るのに対し、受信側では5YNCキヤラクタを1種のみ
設定し、それによって同期を確立するという方法を用い
ていたためである。
In conventional synchronous serial data transmission using communication lines, communication is performed using one type of transmission control procedure per line. This method uses a method in which the 5YNC character used for synchronization on the sending and receiving sides differs depending on the transmission control procedure, but only one type of 5YNC character is set on the receiving side and synchronization is thereby established. This is because of this.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そのため、1回線において使用する伝送制御手順を1種
類または5YNCキヤラクタの共通な数種に固定的に限
定したり、または使用しようとする回線を通信前にあら
かじめ1つの特定伝送制御手順へ設定することが必要で
あった。
Therefore, it is necessary to fixedly limit the transmission control procedure used in one line to one type or several common types of 5YNC characters, or to set the line to be used to one specific transmission control procedure in advance before communication. was necessary.

このことは、k換回線のように1回線に多種類の端末/
ホストが変換接続される可能性のある通信システムにお
いては、接続対象端末/ホストが制限されてしまうとい
う問題点を生ずる。
This means that many types of terminals/terminals can be connected to one line, such as a k-switched line.
In a communication system in which a host may be connected by conversion, a problem arises in that the terminals/hosts to be connected are limited.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は、本発明の原理図であり、図中、1−1〜1−
nはレジスタ、2はシフトレジスタ、3は同期パターン
比較検出部、4−1〜4−nは各種伝送制御手順、5は
メモリ、6は処理部、7は通信回線である。
FIG. 1 is a diagram showing the principle of the present invention, and in the figure, 1-1 to 1-
n is a register, 2 is a shift register, 3 is a synchronization pattern comparison and detection section, 4-1 to 4-n are various transmission control procedures, 5 is a memory, 6 is a processing section, and 7 is a communication line.

レジスタ1−1〜1−nには、それぞれ異なる同期キャ
ラクタパターンが保持されており、その内容は、通信回
線から送出されて(る直列ビットデータを並列ビットデ
ータに変換出力するシフトレジスタ2の出力と、同期パ
ターン比較検出部3において比較される。同期パターン
比較検出部3において、シフトレジスタ2の出力と、い
ずれかのレジスタ1−iの内容とが一致すると、処理部
6は、当該レジスタ1−iに保持されている同期キャラ
クタパターンに対応する伝送制御手順4−iを実行する
Registers 1-1 to 1-n hold different synchronization character patterns, and their contents are transmitted from the communication line (output of shift register 2 which converts serial bit data into parallel bit data and outputs it). are compared in the synchronization pattern comparison and detection section 3. When the output of the shift register 2 and the contents of one of the registers 1-i match in the synchronization pattern comparison and detection section 3, the processing section 6 Transmission control procedure 4-i corresponding to the synchronization character pattern held in -i is executed.

〔作用〕[Effect]

本発明は、複数種類の5YNCキヤラクタのいずれかに
より同期を確立するための手段を持ち、同期確立した5
YNCキヤラクタに対応する伝送制御手順による通信制
御を行なうようにしたものであり、これにより、例えば
、交換回線を介して着呼してくる5YNCキヤラクタの
異なる複数種類の端末/ホストとの間の通信が可能とな
る。
The present invention has means for establishing synchronization using any of a plurality of types of 5YNC characters, and the 5YNC characters that have been synchronized
Communication control is performed using a transmission control procedure corresponding to the YNC character, and this allows, for example, communication between multiple types of terminals/hosts with different 5YNC characters incoming calls via a switched line. becomes possible.

〔実施例〕〔Example〕

第2図は、本発明の1実施例の通信制御装置のブロック
図であり、図中、10はマイクロプロセッサ(MPU)
 、11はメモリ、12は同期確立表示レジスタ、13
−1〜13−nは同期パターン設定レジスタ、14−1
〜14−nは比較器、15はシフトレジスタ、16はビ
ットサンプリング部、17は同期確立タイミング制御部
、18は通信用LSI、19は受信データ(線)、およ
び受信クロック信号(線)、20は外部同期信号(線)
、21はリセット(Reset)信号(線)、22は受
信待ち/各手順遷移処理部、23−1.23−2.−−
−−・は伝送制御手順処理部である。
FIG. 2 is a block diagram of a communication control device according to an embodiment of the present invention, in which 10 is a microprocessor (MPU).
, 11 is memory, 12 is synchronization establishment display register, 13
-1 to 13-n are synchronization pattern setting registers, 14-1
14-n is a comparator, 15 is a shift register, 16 is a bit sampling section, 17 is a synchronization establishment timing control section, 18 is a communication LSI, 19 is a received data (line) and a received clock signal (line), 20 is external synchronization signal (line)
, 21 is a reset signal (line), 22 is a reception wait/each procedure transition processing unit, 23-1.23-2. ---
--- is a transmission control procedure processing unit.

動作は以下の通りである。The operation is as follows.

受信データは、ビットサンプリング部16において、受
信クロック信号によりサンプリングされて順次、シフト
レジスタ15に直列入力されてゆく。一方、シフトレジ
スタ15の並列出力は、比較器14−1〜14−nによ
り同期パターン設定レジスタ13−1〜13−nと比較
される。比較の結果、いずれかのレジスタ13−1の内
容と一致した場合、比較器14−1は一致信号を同期確
立タイミング制御部17へ送出する。同期確立タイミン
グ制御部17は、どのレジスタの内容によって一致した
がを同期確立表示レジスタ12に表示する。この場合、
同期確立表示レジスタ12には、レジスタ13−iにて
一致した旨が表示される。
The received data is sampled by the reception clock signal in the bit sampling section 16 and sequentially input in series to the shift register 15. On the other hand, the parallel outputs of the shift register 15 are compared with the synchronization pattern setting registers 13-1 to 13-n by comparators 14-1 to 14-n. If the comparison results in a match with the contents of any register 13-1, the comparator 14-1 sends a match signal to the synchronization establishment timing control section 17. The synchronization establishment timing control unit 17 displays on the synchronization establishment display register 12 which register's contents match the match. in this case,
The synchronization establishment display register 12 displays that there is a match in the register 13-i.

さらに、同期確立タイミング制御部17は、上記比較器
14−1からの一致信号を基準として、キャラクタ単位
の同期クロック(例えば8ビット時間)を作成し、外部
同期信号20として通信用LS11Bへ送出することに
より以後のキャラクタ同期を確立する。
Further, the synchronization establishment timing control unit 17 creates a synchronization clock (for example, 8 bit time) for each character based on the coincidence signal from the comparator 14-1, and sends it as an external synchronization signal 20 to the communication LS 11B. This establishes subsequent character synchronization.

一方、マイクロプロセッサ10は、同期確立表示レジス
タ12の内容を読取ることにより、5YNCキヤラクタ
のいずれかで同期確立したことを識別し、5YNCキヤ
ラクタの種別に応じて該当する伝送制御手順の制御に移
行する。
On the other hand, by reading the contents of the synchronization establishment display register 12, the microprocessor 10 identifies that synchronization has been established with any of the 5YNC characters, and shifts to controlling the transmission control procedure that corresponds to the type of the 5YNC character. .

以後、その手順にもとづいて通信制御が実行されてゆく
。なお、同期確立表示レジスタ12の読取り動作、およ
び伝送制御手順処理部23−1への移行処理動作は、受
信待ち/各手順遷移処理部22によって行なわれる。
Thereafter, communication control is executed based on that procedure. Note that the read operation of the synchronization establishment display register 12 and the transition processing operation to the transmission control procedure processing section 23-1 are performed by the reception wait/each procedure transition processing section 22.

第2図から明らかなように、実施例では、マイクロプロ
セッサ10の負荷を軽減させるために、通信用LS11
8を使用する構成を採用している。
As is clear from FIG. 2, in the embodiment, in order to reduce the load on the microprocessor 10, the communication LS 11
A configuration using 8 is adopted.

上記したように、通信用LS118は、同期確立タイミ
ング制御部17からの外部同期信号にて動作するもので
ある。
As described above, the communication LS 118 operates based on an external synchronization signal from the synchronization establishment timing control section 17.

マイクロプロセッサ10は、受信時期(呼出し待ち)の
とき、リセット信号21により同期確立タイミング制御
部17内の同期確立(一致信号)をリセットするととも
に、受信が期待される5YNCキヤラクタを同期パター
ン設定レジスタ13−1〜13−nに書込んでおき、一
致信号が上がるのを待つように動作する。
At the time of reception (waiting for a call), the microprocessor 10 resets the synchronization establishment (coincidence signal) in the synchronization establishment timing control section 17 using the reset signal 21, and sets the 5YNC character expected to be received to the synchronization pattern setting register 13. -1 to 13-n and waits for the match signal to rise.

上記したように、一致信号が上がったとき、5YNCキ
ヤラクタの種別に応じて該当手順に制御を移し、以後は
通常(従来)と同様に通信制御動作が行なわれる。
As described above, when the coincidence signal is raised, control is transferred to the corresponding procedure depending on the type of 5YNC character, and thereafter communication control operations are performed in the same manner as normal (conventional).

〔発明の効果〕〔Effect of the invention〕

本発明によれば、例えば、交換回線を利用して、複数の
異なる伝送制御手順の端末/ホスト局との通信を行なう
通信制御装置において、1回線で非同期に到来する着呼
に柔軟に対応することが可能となり、その効果は極めて
大きいものがある。
According to the present invention, for example, in a communication control device that uses a switched line to communicate with terminals/host stations using a plurality of different transmission control procedures, it is possible to flexibly respond to incoming calls that arrive asynchronously on one line. It is now possible to do so, and the effects are extremely large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理図、第2図は本発明の1実施例の
通信制御装置のブロック図である。 第2図において、10はマイクロプロセッサ、11はメ
モリ、12は同期確立表示レジスタ、13−1〜13−
nは同期パターン設定レジスタ、14−1〜14−nは
比較器、15はシフトレジスタ、17は同期確立タイミ
ング制御部、23−1.23−2.−−〜−−は伝送制
御手順処理部である。
FIG. 1 is a principle diagram of the present invention, and FIG. 2 is a block diagram of a communication control device according to an embodiment of the present invention. In FIG. 2, 10 is a microprocessor, 11 is a memory, 12 is a synchronization establishment display register, and 13-1 to 13-
n is a synchronization pattern setting register, 14-1 to 14-n are comparators, 15 is a shift register, 17 is a synchronization establishment timing control section, 23-1.23-2. ----- are transmission control procedure processing units.

Claims (1)

【特許請求の範囲】 通信回線に接続され、該通信回線から送出されてくる同
期キャラクタを検出することにより同期を確立し、以後
所定の伝送制御手順の制御によるデータ伝送を行なう通
信制御装置において、 それぞれ異なる同期キャラクタパターンを保持する複数
のレジスタ手段(1−1〜1−n)と、 上記通信回線(7)から送出されてくる直列ビットデー
タを並列ビットデータに変換出力するビット直/並列変
換手段(2)と、 上記複数のレジスタ手段(1−1〜1−n)の内容と上
記ビット直/並列変換手段(2)の出力とを比較し上記
通信回線(7)から送出されてくる同期キャラクタパタ
ーンを検出する同期キャラクタパターン比較検出手段(
3)と、 上記異なる同期キャラクタパターンに対応する複数の伝
送制御手順(4−1〜4−n)を格納する手段(5)と
をそなえ、 上記同期キャラクタパターン比較検出手段(3)の出力
にもとづいて、対応する伝送制御手段(4−1〜4−n
)を実行することを特徴とする通信制御方式。
[Scope of Claims] A communication control device that is connected to a communication line, establishes synchronization by detecting a synchronization character sent from the communication line, and thereafter performs data transmission under the control of a predetermined transmission control procedure, A plurality of register means (1-1 to 1-n) each holding a different synchronization character pattern, and a bit serial/parallel converter that converts and outputs serial bit data sent from the communication line (7) into parallel bit data. Means (2) compares the contents of the plurality of register means (1-1 to 1-n) with the output of the bit serial/parallel conversion means (2) and sends it out from the communication line (7). Synchronous character pattern comparison detection means (
3), and means (5) for storing a plurality of transmission control procedures (4-1 to 4-n) corresponding to the different synchronization character patterns, and the output of the synchronization character pattern comparison detection means (3). Based on the corresponding transmission control means (4-1 to 4-n
) is a communication control method.
JP60083392A 1985-04-18 1985-04-18 Communication control system Pending JPS61242142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60083392A JPS61242142A (en) 1985-04-18 1985-04-18 Communication control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60083392A JPS61242142A (en) 1985-04-18 1985-04-18 Communication control system

Publications (1)

Publication Number Publication Date
JPS61242142A true JPS61242142A (en) 1986-10-28

Family

ID=13801156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60083392A Pending JPS61242142A (en) 1985-04-18 1985-04-18 Communication control system

Country Status (1)

Country Link
JP (1) JPS61242142A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480142A (en) * 1987-09-22 1989-03-27 Fujitsu Ltd Alarm information monitor system
JPH0290840A (en) * 1988-09-28 1990-03-30 Hitachi Ltd Data communication system
WO2001095593A1 (en) * 2000-06-06 2001-12-13 Mitsubishi Denki Kabushiki Kaisha Communication terminal
JP2015525507A (en) * 2012-06-01 2015-09-03 ブラックベリー リミテッド A universal synchronization engine based on a probabilistic method for lock assurance in multi-format audio systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537005A (en) * 1978-09-07 1980-03-14 Nec Corp Communication mode setting system
JPS6046639A (en) * 1983-08-25 1985-03-13 Fujitsu Ltd Switching network communication control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537005A (en) * 1978-09-07 1980-03-14 Nec Corp Communication mode setting system
JPS6046639A (en) * 1983-08-25 1985-03-13 Fujitsu Ltd Switching network communication control system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480142A (en) * 1987-09-22 1989-03-27 Fujitsu Ltd Alarm information monitor system
JPH0290840A (en) * 1988-09-28 1990-03-30 Hitachi Ltd Data communication system
WO2001095593A1 (en) * 2000-06-06 2001-12-13 Mitsubishi Denki Kabushiki Kaisha Communication terminal
JP2015525507A (en) * 2012-06-01 2015-09-03 ブラックベリー リミテッド A universal synchronization engine based on a probabilistic method for lock assurance in multi-format audio systems

Similar Documents

Publication Publication Date Title
JPS61242142A (en) Communication control system
JPH02303242A (en) Bus repeater
JPH03108837A (en) Time division bus control circuit
JP3548943B2 (en) Interrupt control method
JP2564550B2 (en) Integrated exchange
JPH02250453A (en) Data receiver
JP3844024B2 (en) Printing device
JP2677231B2 (en) Loop bus exchange method
JPS62123541A (en) Control system for reception data buffer
JPH0267665A (en) Interface circuit
JPS6361356A (en) Serial data transfer device
JPS6282843A (en) Communication control equipment
JPS62278833A (en) Packet transmitting system
KR20000043347A (en) Data input/output device
JPS60174548A (en) Circuit adapter
JPH01185050A (en) Signal processing circuit
JPS62219798A (en) Transmitting system for control information of common equipment for time division exchange remote station
JPS59138147A (en) Data transmitter
JPH04236538A (en) Data transmission system
JPS6384399A (en) Key telephone system
JPS6284635A (en) Frame synchronizing circuit
JPH03148741A (en) Control system for bus extending mechanism
JPS63292359A (en) Serial bus control circuit
JPH0253349A (en) Information processing system
JPH0235844A (en) Control system