JP2677231B2 - Loop bus exchange method - Google Patents

Loop bus exchange method

Info

Publication number
JP2677231B2
JP2677231B2 JP7043291A JP4329195A JP2677231B2 JP 2677231 B2 JP2677231 B2 JP 2677231B2 JP 7043291 A JP7043291 A JP 7043291A JP 4329195 A JP4329195 A JP 4329195A JP 2677231 B2 JP2677231 B2 JP 2677231B2
Authority
JP
Japan
Prior art keywords
signal
time slot
loop bus
bus
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7043291A
Other languages
Japanese (ja)
Other versions
JPH08242253A (en
Inventor
泰弘 辻村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7043291A priority Critical patent/JP2677231B2/en
Publication of JPH08242253A publication Critical patent/JPH08242253A/en
Application granted granted Critical
Publication of JP2677231B2 publication Critical patent/JP2677231B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ローカルエリアネット
ワーク(LAN)その他に利用する。本発明は時分割信
号が伝送されているループバスから、必要な信号を選択
的に取り出すように構成されたループバス交換方式の改
良に関する。本発明は、中央制御装置の負荷を軽減する
ための改良に関する。
BACKGROUND OF THE INVENTION The present invention finds application in local area networks (LANs) and elsewhere. The present invention relates to an improvement of a loop bus exchange system configured to selectively take out a required signal from a loop bus on which a time division signal is transmitted. The present invention relates to improvements for reducing the load on a central control unit.

【0002】[0002]

【従来の技術】従来から、図4に示すように、時分割信
号が伝送されるループバス1と、このループバスに設け
られた1以上の分岐ノード2とを備え、この分岐ノード
2からブランチ状に接続された回線回路11に対して、
nチャネルのデータ信号4およびkチャネルの制御信号
5を並列信号として出力する構成になっている。この分
岐ノードには、ループバス1に伝送されている時分割信
号をその時分割信号に同期して分岐接続する切換回路を
備えている。そして、この分岐ノードの切換えタイミン
グは中央制御装置12により、各回線回路11と同期し
て制御されるように構成される。このような構成の装置
については、特開昭62−292040号公報、特開昭
60−196042号公報その他に開示がある。
2. Description of the Related Art Conventionally, as shown in FIG. 4, a loop bus 1 through which a time division signal is transmitted and one or more branch nodes 2 provided in the loop bus are provided. The line circuit 11 connected in a line
The configuration is such that the n-channel data signal 4 and the k-channel control signal 5 are output as parallel signals. This branch node is provided with a switching circuit that branches and connects the time division signal transmitted to the loop bus 1 in synchronization with the time division signal. The switching timing of this branch node is controlled by the central controller 12 in synchronization with each line circuit 11. Devices having such a structure are disclosed in Japanese Patent Laid-Open Nos. 62-292040, 60-196042 and others.

【0003】ここで中央制御装置12は、ループバス1
のタイムスロットをアサインする。一つの回線回路12
(例えばA)と他の一つの回線回路12(例えばB)と
が通信を行うときには、ループバス1の中の空きタイム
スロットを探し、それをAB間の通信にアサインする。
このように、通信制御は中央制御装置12により一括し
て制御されている。
Here, the central controller 12 is the loop bus 1
Assign the time slot of. One line circuit 12
When (for example, A) and another one of the line circuits 12 (for example, B) communicate with each other, an empty time slot in the loop bus 1 is searched for and assigned to the communication between AB.
In this way, the communication control is collectively controlled by the central controller 12.

【0004】[0004]

【発明が解決しようとする課題】このような方式では、
中央制御装置12の負担が大きい。このため、中央制御
装置として大規模な処理能力のある装置を必要とするこ
とになり、システムが高価になる。また、中央制御装置
の処理能力を制限すると、接続処理のための時間を要す
ることになる。
In such a system,
The burden on the central controller 12 is heavy. Therefore, a large-scale processing device is required as the central control device, and the system becomes expensive. Further, if the processing capacity of the central control unit is limited, it takes time for the connection processing.

【0005】本発明はこのような背景に行われたもので
あって、中央制御装置の負担を軽減することを目的とす
る。本発明は、中央制御装置を小型化することによりシ
ステムを安価にすることを目的とする。本発明は、中央
制御装置を小型安価なものでも従来方式より規模の大き
い交換接続を実行することができるループバス交換方式
を提供することを目的とする。
The present invention has been made against such a background, and an object thereof is to reduce the load on the central control unit. It is an object of the present invention to reduce the cost of the system by downsizing the central controller. It is an object of the present invention to provide a loop bus switching system capable of executing a switching connection larger in scale than the conventional system even if the central control unit is small and inexpensive.

【0006】[0006]

【課題を解決するための手段】本発明は、時分割信号が
伝送されるループバス(1)と、このループバスに設け
られた1以上の分岐ノード(2)とを備え、この分岐ノ
ード(2)には、nチャネルのデータ信号(4)および
kチャネルの制御信号(5)を並列信号として出力する
並列バス端子(6)と、前記時分割信号を前記並列バス
端子にその時分割信号に同期して接続する切換回路
(3)とを備えたループバス交換方式において、前記分
岐ノード(2)に、前記並列バス端子の信号からフレー
ム情報を検出するフレームカウンタ(7)を設け、前記
切換回路(3)は、前記ループバスの交換接続に関わる
中央制御装置とは独立に、前記フレームカウンタの出力
情報にしたがって切換えを行う回路手段を含むことを特
徴とする。
The present invention comprises a loop bus (1) through which a time division signal is transmitted, and one or more branch nodes (2) provided on the loop bus. In 2), a parallel bus terminal (6) for outputting an n-channel data signal (4) and a k-channel control signal (5) as parallel signals, and the time division signal to the parallel bus terminal as the time division signal. In the loop bus exchange system including a switching circuit (3) connected in synchronization, a frame counter (7) for detecting frame information from a signal of the parallel bus terminal is provided in the branch node (2), and the switching is performed. The circuit (3) is characterized in that it includes circuit means for performing switching in accordance with the output information of the frame counter, independently of the central control unit involved in the switching connection of the loop bus.

【0007】さらに本発明は、前記分岐ノード(2)
に、前記制御信号に含まれるタイムスロット使用情報を
検出する検出回路(8)を備え、前記切換回路(3)
は、前記検出回路の出力情報にしたがって使用されてい
るタイムスロットを選択するように切換えを行う回路手
段を含む構成とすることができる。
Furthermore, the present invention provides the branch node (2)
And a switching circuit (3) provided with a detection circuit (8) for detecting time slot use information included in the control signal.
Can be configured to include circuit means for switching so as to select a time slot being used according to the output information of the detection circuit.

【0008】この場合に、前記kは2であり、前記制御
チャネルの一つは前記タイムスロット使用情報であり、
他の一つはフレームヘッドを示す信号である。
In this case, k is 2, one of the control channels is the time slot use information,
The other one is a signal indicating the frame head.

【0009】[0009]

【作用】本発明の構成により、分岐ノードでは独自にフ
レーム同期を確立し、そのフレーム同期にしたがって、
分岐すべきデータ信号を分岐し結合すべきデータ信号を
ループバスに結合することができる。したがって、中央
制御装置は分岐ノードの切換回路を制御することから解
放され、その分だけ負担が軽減される。
With the configuration of the present invention, the branch node independently establishes frame synchronization, and according to the frame synchronization,
The data signal to be branched can be branched and the data signal to be coupled can be coupled to the loop bus. Therefore, the central control unit is relieved from controlling the switching circuit of the branch node, and the burden is reduced accordingly.

【0010】分岐すべきデータ信号は、その時分割タイ
ムスロット使用されているか否かを示すタイムスロット
使用情報を検出することにより、使用されているタイム
スロットに限り分岐接続を行うことにより、対向する通
信路を確実に設定することができる。
The data signal to be branched is detected by the time slot use information indicating whether or not the time division time slot is used, and branch connection is performed only in the used time slot, thereby performing the opposite communication. It is possible to set the route surely.

【0011】このためにも、タイムスロット使用情報を
独立の制御チャネルの情報としておくことが便利であ
る。
For this reason, it is convenient to use the time slot use information as information of an independent control channel.

【0012】タイムスロット使用情報は通信中に論理
「0」を送出するように構成すると、通信中に単にこの
情報線を接地に接続すればよいから構成が簡単になる。
If the time slot use information is configured to send out a logic "0" during communication, the structure is simplified because this information line is simply connected to ground during communication.

【0013】[0013]

【実施例】図1は本発明実施例方式の分岐ノードの構成
図である。図2は本発明実施例方式の全体構成図であ
る。図3は本発明実施例方式のバスに伝送される信号を
説明するタイムチャートである。
1 is a block diagram of a branch node according to an embodiment of the present invention. FIG. 2 is an overall configuration diagram of the system according to the embodiment of the present invention. FIG. 3 is a time chart for explaining a signal transmitted to the bus according to the embodiment of the present invention.

【0014】図2に示すように、本発明のループバス交
換方式の全体構成は、ループ状に接続され時分割信号が
伝送されるループバス1と、このループバスに設けられ
た複数の分岐ノード2とを備え、この分岐ノード2に
は、nチャネルのデータ信号4よびkチャネルの制御信
号5が並列信号として出力され、この並列信号に多数の
回線回路11が接続されている。この回線回路11は中
央制御装置12により制御される構成である。
As shown in FIG. 2, the entire configuration of the loop bus exchange system of the present invention is such that a loop bus 1 connected in a loop and transmitting a time division signal, and a plurality of branch nodes provided in this loop bus. 2, an n-channel data signal 4 and a k-channel control signal 5 are output as parallel signals to the branch node 2, and a large number of line circuits 11 are connected to the parallel signals. The line circuit 11 is controlled by the central controller 12.

【0015】ここで本発明の特徴は図1に示す分岐ノー
ド2にある。すなわち、本発明の分岐ノード2には、n
チャネルのデータ信号4およびkチャネルの制御信号5
を並列信号として出力する並列バス端子6と、前記時分
割信号を前記並列バス端子にその時分割信号に同期して
接続する切換回路3とを備え、分岐ノード2に、並列バ
ス端子6の信号からフレーム情報を検出するフレームカ
ウンタ7を設け、切換回路3は、前記ループバスの交換
接続に関わる中央制御装置とは独立に、前記フレームカ
ウンタの出力情報にしたがって切換えを行う回路手段
と、制御信号に含まれるタイムスロット使用情報を検出
する検出回路8とを備えることを特徴とする。そして、
前記kは2であり、前記制御チャネルの一つは前記タイ
ムスロット使用情報であり、他の一つはフレームヘッド
を示す信号である。
The feature of the present invention resides in the branch node 2 shown in FIG. That is, the branch node 2 of the present invention has n
Channel data signal 4 and k channel control signal 5
Is provided as a parallel signal, and a switching circuit 3 for connecting the time division signal to the parallel bus terminal in synchronization with the time division signal is provided to the branch node 2 from the signal of the parallel bus terminal 6. A frame counter 7 for detecting frame information is provided, and the switching circuit 3 is provided with a circuit means for performing switching in accordance with the output information of the frame counter and a control signal independently of the central control unit involved in the switching connection of the loop bus. And a detection circuit 8 for detecting included time slot usage information. And
The k is 2, one of the control channels is the time slot use information, and the other is a signal indicating a frame head.

【0016】このような構成の装置では、図3に示すよ
うに、フレームヘッドを示す信号により、フレームカウ
ンタ7をリセットし以降フレーム毎に計数を行う。すな
わち、タイムスロット0番からタイムスロット毎に10
23番までを識別する。そして、回線回路11では、割
当てられたタイムスロットにおいて通信中はタイムスロ
ット使用情報を値「0」にし、通信終了で「1」にす
る。検出回路8はこの変化点を検出して、タイムスロッ
ト使用情報が「0」のときにはその対応するデータ信号
をループ上に流し、タイムスロット使用情報が「1」に
変化したときには、次のフレームから変化したことをル
ープ上に流す。各切換回路3はこの情報によりタイムス
ロット使用情報をループ上で知ることができる。ループ
バス1からデータ信号を分岐するときにも同様であり、
割当てられたタイムスロットにおいてタイムスロット使
用情報を値「0」にすると、そのタイムスロットのデー
タ信号がデータ信号4に分岐されることにより通信を行
うことができる。
In the apparatus having such a configuration, as shown in FIG. 3, the frame counter 7 is reset by a signal indicating the frame head, and thereafter, counting is performed for each frame. That is, from time slot 0 to 10 per time slot
Identify up to number 23. Then, in the line circuit 11, the time slot use information is set to the value “0” during communication in the assigned time slot, and set to “1” at the end of communication. The detection circuit 8 detects this change point and, when the time slot use information is "0", sends the corresponding data signal on the loop, and when the time slot use information changes to "1", from the next frame. The change is sent on the loop. Based on this information, each switching circuit 3 can know the time slot use information on the loop. The same applies when branching the data signal from the loop bus 1,
When the time slot use information is set to the value “0” in the assigned time slot, the data signal of the time slot is branched into the data signal 4 to enable communication.

【0017】この動作により、中央制御装置12は切換
回路3の動作に介入することはなく、切換回路12は自
律的に動作を行うことになる。これにより中央制御装置
12はその負担が軽減される。
By this operation, the central control unit 12 does not interfere with the operation of the switching circuit 3 and the switching circuit 12 operates autonomously. This reduces the burden on the central controller 12.

【0018】[0018]

【発明の効果】以上説明したように本発明では、ループ
バス切換回路に中央制御装置が介入しなくともよくな
り、中央制御装置の負荷が軽減されるとともに、中央制
御装置を安価に構成することができる。また中央制御装
置を小型かつ安価なもので大きい規模のループバス交換
を行うことができるから、システムを安価に構成するこ
とができる。
As described above, according to the present invention, the central control unit does not have to intervene in the loop bus switching circuit, the load on the central control unit is reduced, and the central control unit is inexpensively constructed. You can Further, since the central controller can be exchanged on a large scale with a small and inexpensive central controller, the system can be constructed at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明実施例方式の分岐ノードの構成図。FIG. 1 is a configuration diagram of a branch node according to an embodiment of the present invention.

【図2】本発明実施例方式の全体構成図。FIG. 2 is an overall configuration diagram of an embodiment system of the present invention.

【図3】本発明実施例方式の動作を説明するタイムチャ
ート。
FIG. 3 is a time chart for explaining the operation of the system of the embodiment of the present invention.

【図4】従来例方式の説明図。FIG. 4 is an explanatory diagram of a conventional example method.

【符号】[Sign]

1 ループバス 2 分岐ノード 3 切換回路 4 データ信号(nチャネル) 5 制御信号(kチャネル) 6 並列バス端子 7 フレームカウンタ 8 検出回路 11 回線回路 12 中央制御装置 1 Loop Bus 2 Branch Node 3 Switching Circuit 4 Data Signal (n Channel) 5 Control Signal (k Channel) 6 Parallel Bus Terminal 7 Frame Counter 8 Detection Circuit 11 Line Circuit 12 Central Control Unit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 時分割信号が伝送されるループバス
(1)と、このループバスに設けられた1以上の分岐ノ
ード(2)とを備え、 この分岐ノード(2)には、nチャネルのデータ信号
(4)およびkチャネルの制御信号(5)を並列信号と
して出力する並列バス端子(6)と、前記時分割信号を
前記並列バス端子にその時分割信号に同期して接続する
切換回路(3)とを備えたループバス交換方式におい
て、 前記分岐ノード(2)に、前記並列バス端子の信号から
フレームヘッドを示す信号を検出してフレーム毎にタイ
ムスロットを計数するフレームカウンタ(7)と、前記
制御信号に含まれるタイムスロット使用情報を検出する
検出回路(8)とを設け、 前記切換回路(3)は、前記ループバスの交換接続に関
わる中央制御装置とは独立に、前記フレームカウンタの
出力するタイムスロット計数値にしたがって使用されて
いるタイムスロットを選択するように切換えを行う回路
手段を含むことを特徴とするループバス交換方式。
1. A loop bus (1) for transmitting a time-division signal, and one or more branch nodes (2) provided on the loop bus, wherein the branch node (2) has n channels. A parallel bus terminal (6) that outputs a data signal (4) and a control signal (5) of the k channel as a parallel signal, and a switching circuit that connects the time division signal to the parallel bus terminal in synchronization with the time division signal ( 3) in a loop bus exchange system comprising: a signal from the parallel bus terminal to the branch node (2);
The signal indicating the frame head is detected and the tie is
A frame counter (7) for counting the number of slots ,
Detects time slot usage information included in the control signal
A detection circuit (8) is provided, and the switching circuit (3) is used according to a time slot count value output from the frame counter, independently of a central control device involved in the switching connection of the loop bus.
A loop bus exchange system characterized by including circuit means for performing switching so as to select an available time slot .
【請求項2】 前記kは2であり、前記制御チャネルの
一つは前記タイムスロット使用情報であり、他の一つは
前記フレームヘッドを示す信号である請求項1記載のル
ープバス交換方式。
Wherein said k is 2, one of the control channels are the time slot usage information, the other one of the claims 1 Symbol placement loop bus switching system is a signal indicating the frame head .
【請求項3】 前記タイムスロット使用情報は、通信中
は論理「0」通信中以外は論理「1」が送出される請求
記載のループバス交換方式。
3. The loop bus exchange system according to claim 2, wherein the time slot use information is a logic "0" during communication and a logic "1" is transmitted except during communication.
JP7043291A 1995-03-02 1995-03-02 Loop bus exchange method Expired - Lifetime JP2677231B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7043291A JP2677231B2 (en) 1995-03-02 1995-03-02 Loop bus exchange method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7043291A JP2677231B2 (en) 1995-03-02 1995-03-02 Loop bus exchange method

Publications (2)

Publication Number Publication Date
JPH08242253A JPH08242253A (en) 1996-09-17
JP2677231B2 true JP2677231B2 (en) 1997-11-17

Family

ID=12659700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7043291A Expired - Lifetime JP2677231B2 (en) 1995-03-02 1995-03-02 Loop bus exchange method

Country Status (1)

Country Link
JP (1) JP2677231B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171151A (en) * 1982-03-31 1983-10-07 Fujitsu Ltd Device for branching/inserting data
JPS6145649A (en) * 1984-08-09 1986-03-05 Fujitsu Ltd Multi-drop communication system in line multiplex type loop network
JPS6235734A (en) * 1985-08-09 1987-02-16 Hitachi Ltd Integrated loop communication system

Also Published As

Publication number Publication date
JPH08242253A (en) 1996-09-17

Similar Documents

Publication Publication Date Title
EP0253381B1 (en) Data transfer apparatus
US5323383A (en) Control information transmission apparatus for use in time division multiplex communication systems
JP2677231B2 (en) Loop bus exchange method
JP4045415B2 (en) Ethernet communication device
US6438626B1 (en) System implementing a state transition having an interface storing a new next state of a self block and exchanging the state information with other block
JPH03270348A (en) Control path communication system
JPS6398244A (en) Transmission equipment for loop shaped network system
JP2956385B2 (en) Bus line monitoring method
JP3505540B2 (en) Data transfer device
JP2708366B2 (en) Data processing system and auxiliary control device
KR100197437B1 (en) Apparatus for communicating processor with device in switching system
JPH0371750A (en) Speech path characteristic monitor system
JPH01293049A (en) Reception controlling system for distributed processing type packet exchange
JPS5975734A (en) Transmission line access device
JP2949118B1 (en) Encoder data output method for bus communication type encoder device
JP2000349771A (en) Packet communication system and routing path switching method therefor
JPS62290237A (en) Access system for loop type communication system
JPH0563717A (en) Access system for loop communication system
JPH0774761A (en) Master station terminal equipment and data communication system
JPH0626334U (en) Multiple data branch circuit
JPH10285172A (en) Diagnosis method for atm switch device and atm switch device
JPS61150543A (en) In-node point-to-point communicating system
JPS61150544A (en) In-node point-to-point communication system
JPS63222539A (en) Plural channels reception system in time division exchange system
JPS62219798A (en) Transmitting system for control information of common equipment for time division exchange remote station

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110804