JPS63287042A - 回路用基板 - Google Patents

回路用基板

Info

Publication number
JPS63287042A
JPS63287042A JP62121796A JP12179687A JPS63287042A JP S63287042 A JPS63287042 A JP S63287042A JP 62121796 A JP62121796 A JP 62121796A JP 12179687 A JP12179687 A JP 12179687A JP S63287042 A JPS63287042 A JP S63287042A
Authority
JP
Japan
Prior art keywords
sheet
whisker
thick film
insulating layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62121796A
Other languages
English (en)
Inventor
Yukinari Komatsu
小松 行成
Katsuyuki Nakamura
克之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Chemical Industry Co Ltd
Original Assignee
Asahi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Chemical Industry Co Ltd filed Critical Asahi Chemical Industry Co Ltd
Priority to JP62121796A priority Critical patent/JPS63287042A/ja
Publication of JPS63287042A publication Critical patent/JPS63287042A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は回路用基板に関し、特に放熱を必要とする厚膜
の回路用基板に関するものである。
〔従来の技術〕
半導体装置等の電気回路用の基板においては、半導体素
子等より発生した熱を効果的に放散させることが必要で
ある。このため、従来から熱伝導性のよい金属板または
べりリアのごときセラミ・ツク基板が用いられている。
しかし、基板に全屈を使用すると熱膨張係数が素子より
も大きいため、その歪により特性が不安定になるという
欠点がある。一方、ベリリアのごときセラミックは極め
て高価である上、毒性が極めて強いので製造が簡単では
ない。
また特開昭47−4415号公報には黒鉛化された繊維
状カーボンシートに耐熱性絶縁層を被着した基板が開示
されている。しかし、この黒鉛化された繊維状のカーボ
ンシートはカーボンの種類やかさ密度等については具体
的に開示されていない。
〔発明が解決しようとする問題点〕
本発明の目的は、熱膨張係数が小さく、かつ放熱特性の
良好な回路用基板を提供することにある。
〔問題点を解決するための手段〕
本発明者らは、回路用基板の素材として気相法によって
得られた炭素質ウィスカーを用いることによって、極め
て良好な放熱特性が得られることを見出し、本発明に到
達した。すなわち、本発明は、熱処理された炭素質ウィ
スカーを含むシートと絶縁層とで構成されることを特徴
とする。
本発明に用いられる炭素質ウィスカーは、例えば特開昭
60−231821号、特開昭61−225327号等
に示される製法、例えば遷移金属カルボン酸塩と炭化水
素類を加熱帯域に導入し、500〜3000℃で加熱反
応させることによって製造される。その形態としては直
径0.01〜1μm1好ま゛しくは0.01〜0.5μ
m、またその長さは数μm〜数龍であり、好ましくは十
数μm〜数百μmである。この炭素質ウィスカーは常法
によりシート状に形成されるが、ウィスカーの直径が大
きすぎたり、長さが短すぎるとシート化しにくくなる。
また、シートの均一性を上げるために、ウィスカーは必
要に応じて粉砕した後、シート化してもよい。
本発明に用いられる炭素質ウィスカーの熱処理は150
0〜3500℃、好ましくは2000〜3000℃、さ
らに好ましくは2400〜3000℃で行なわれる。通
常、この熱処理によって炭素平面間隔0002  (0
02平面の間隔)は徐々に小ざくなっていき、黒鉛に近
くなる。おおむね、0002の値は2000℃で3.4
5Å以下、2400℃で3.40Å以下の値を示す。
前記の炭素質ウィスカーを含むシートは、見掛は密度が
0.01〜10g/cJに設定されるのが好ましい。さ
らに好ましくは0.1〜Ig/cJに設定される。必要
に応じて、さらに密度を上げてもよいが、熱伝導性は飽
和する傾向にある。また、小さい密度では熱伝導性が極
めて悪くなる。
シートには形態を保持するため、例えば見掛は密度の小
さいものについて、必要に応じて例えばエポキシ樹脂、
フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポ
リエステル樹脂、ポリプロピレン樹脂、ポリビニルアル
コール樹脂、ピッチ等を混合してもよい。これらの樹脂
は粉末状でも、繊維状でも何ら制限されるものではなく
、形態保持のため、固着、融着されているものでもよい
これらの樹脂は必要最小限の量で添加するのが好ましく
、70重量%以下、好ましくは50重量%以下、さらに
好ましくは30重量%である。
シートの厚みはおおむね0.2〜2.OH程度に設定さ
れ、見掛は密度、全体の配線回路基板の高さ等によって
選択される。
前記のシートの製造方法としては、例えば公知の抄造に
よる湿式シート化、気流中に分散した後に乾式シート化
等の方法が用いられる。このとき/または後に形態保持
のための樹脂成分を加え、湿式または乾式で熔解固着さ
せるのも好ましい方法である。
前記の樹脂成分には補助的に熱伝導性のフィラー、例え
ば銅、銀、ダンヤモンド等を入れてもよい。
本発明におけるシートは、その表面上に配線回路を形成
するため、絶縁層と組合わせる必要がある。該シート上
に絶縁層を形成する方法としては、ガラスペーストを印
刷法によって塗布し、不活性ガス雰囲気中で800〜9
50℃で焼成し、おおむね10〜20μmはどのガラス
絶縁層を形成する方法、アルミナ層等を形成する方法な
どがあげられる。この絶縁層の厚みは薄くてよく、また
この層が熱伝導性であることは必ずしも必要ではないが
、良熱伝導性を有することが好ましい。また、この絶縁
層は少な(とも配線回路を形成する面に設けられていれ
ばよく、シートの片面または両面に形成することができ
、さらに必要に応じて側面に形成してもよい。
配線回路を構成するには、第1図に示すように、本発明
による基板1の絶縁層2上に導電性配線回路パターン3
を形成する。この回路パターン3の形成は、例えば銀ペ
ースト等を所定のパターンに印刷し、酸素雰囲気中で8
00〜950℃で焼成して行なわれる。さらにこの上に
抵抗となる厚膜素子4を形成する。この抵抗4は、例え
ばパラジウムおよび銀のペーストを所要のパターンに印
刷し、酸素雰囲気中で700〜850℃に加熱して形成
する。このように形成された配線パターンまたは厚膜素
子の所定部には、例えば単体の半導体または半導体集積
回路等の回路素子5が取付けられ、その電極を例えばリ
ードワイヤ6によって配線パターンまたは厚膜素子の所
定部に接続する。
〔実施例〕
実施例1 気相法によって得られた炭素質ウィスカー(2400℃
X15m1n、アルゴン雰囲気で熱処理、直径0.01
〜0.4μm、長さ2〜300μm)をフェノール樹脂
と重量比で4/1になるように、アセトンを使用して湿
式抄造でシート化し、その後、加熱加圧することによっ
て、厚さ1.5鶴のシートとした。シートの見掛は密度
はQ、5g/cn!であった。
このシートの両面にガラスペーストを塗布し、アルゴン
ガス雰囲気下に850℃で焼成し、18μmの厚みbガ
ラス薄膜を形成させた。
この基板の熱伝導率を真空理工製TC−2000型測定
器で測定したところ、9X10−3caI!/ s e
 c″Ccmを示した。
比較例1 ピッチ炭素繊維(2000℃熱処理、直径15μm、長
さ31m)を用い、実施例1と同様の条件でシートを製
造した。シートの見掛は密度は0.09g/cd、厚さ
は1.811mであった。実施例1と同様にガラス藩校
を形成し、熱伝導率を測定したところ、4×1O−3c
al/sec”ccflIを示した。
以上より、本発明の回路用基板は熱伝導率が高く、放熱
特性に優れていることがわかる。
〔発明の効果〕
本発明の回路基板によれば、金属を用いる場合に較べて
、その熱膨張係数が半導体、例えばシリコンの値に近く
なり、寸法安定性に優れるため半導体素子への熱歪を小
さくすることができる。また、熱伝導率が高いので、大
容量の回路素子より発せられた熱を効率よく逸散し得る
。さらに、ベリリア等に比較しても安価である。また、
通常の繊維径の大きな炭素繊維シートを用いるより、か
さ密度も小さくすることができ、そのサイズも小さくす
ることができるので、基板として極めて有利である。
【図面の簡単な説明】
第1図は、本発明の回路用基板を用いて形成した半導体
装置の断面図である。 l・・・基板(炭素質ウィスカーシート)、2・・・絶
縁層、3・・・配線パターン(導電性層)、4・・・厚
膜素子(例えば抵抗)、5・・・回路素子(例えば半導
体)、6・・・リードワイヤ。 代理人 弁理士 川 北 武 長 第1図 1−m−基板(炭素質ウィスカーシート)2−m−絶縁
層 3−m−配線パターン(導電性層) 4−m−厚膜素子(例えば抵抗) 5−m−回路素子(例えば半導体) 6−一一リードワイヰ

Claims (1)

    【特許請求の範囲】
  1. (1)熱処理された炭素質ウィスカーを含むシートと絶
    縁層とで構成されることを特徴とする回路用基板。
JP62121796A 1987-05-19 1987-05-19 回路用基板 Pending JPS63287042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62121796A JPS63287042A (ja) 1987-05-19 1987-05-19 回路用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62121796A JPS63287042A (ja) 1987-05-19 1987-05-19 回路用基板

Publications (1)

Publication Number Publication Date
JPS63287042A true JPS63287042A (ja) 1988-11-24

Family

ID=14820128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62121796A Pending JPS63287042A (ja) 1987-05-19 1987-05-19 回路用基板

Country Status (1)

Country Link
JP (1) JPS63287042A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402003A (en) * 1993-11-12 1995-03-28 Trw Inc. Low dielectric constant interconnect for multichip modules
WO2001019145A1 (en) * 1999-09-06 2001-03-15 Suzuki Sogyo Co., Ltd. Substrate of circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402003A (en) * 1993-11-12 1995-03-28 Trw Inc. Low dielectric constant interconnect for multichip modules
WO2001019145A1 (en) * 1999-09-06 2001-03-15 Suzuki Sogyo Co., Ltd. Substrate of circuit board
US6479136B1 (en) 1999-09-06 2002-11-12 Suzuki Sogyo Co., Ltd. Substrate of circuit board

Similar Documents

Publication Publication Date Title
EP0345809B1 (en) Ceramic laminated circuit substrate, method for making same and use of the substrate
JPS60254697A (ja) 多層セラミック回路基板および製法
JPS63287042A (ja) 回路用基板
JPH0568877B2 (ja)
JPH09270584A (ja) 多層配線基板
JPS61287190A (ja) 電子回路用基板
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器
JP3625046B2 (ja) 半導体製造・検査装置用セラミックヒータ
JP2002016176A (ja) 配線基板およびその接続構造
JPS62183149A (ja) ピン・グリツド・アレイパツケ−ジ
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JPS5952554B2 (ja) プリント配線板の製造方法
JP3181019B2 (ja) 配線基板の製造方法
JP2577801B2 (ja) 複合焼結体とその製造法および用途
JP2001118960A (ja) 電気絶縁膜付炭素基金属複合材基板
JPS61222193A (ja) 電子回路用基板
JPS62291153A (ja) セラミツク配線基板
JPS6239091A (ja) 表面に金属を有するセラミツクスの製造方法
JP2616060B2 (ja) 放熱性のすぐれた半導体装置用基板素材
JPH0559071B2 (ja)
EP0426609A2 (en) Ceramic insulating substrate and process for producing the same
JPS6050985A (ja) 放熱性絶縁回路基板
JP2001185665A (ja) 炭化珪素・金属複合体からなる放熱板及びモジュール用基板
JPH09260838A (ja) セラミック基板のスルーホールへの金属充填法
JPH10335764A (ja) 配線基板