JPS63283248A - Method for sampling bit synchronization - Google Patents

Method for sampling bit synchronization

Info

Publication number
JPS63283248A
JPS63283248A JP62116947A JP11694787A JPS63283248A JP S63283248 A JPS63283248 A JP S63283248A JP 62116947 A JP62116947 A JP 62116947A JP 11694787 A JP11694787 A JP 11694787A JP S63283248 A JPS63283248 A JP S63283248A
Authority
JP
Japan
Prior art keywords
sampling
code
synchronization
point
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62116947A
Other languages
Japanese (ja)
Inventor
Satoshi Yamagishi
山▲ぎし▼ 聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Facom Corp
Original Assignee
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Facom Corp filed Critical Fuji Facom Corp
Priority to JP62116947A priority Critical patent/JPS63283248A/en
Publication of JPS63283248A publication Critical patent/JPS63283248A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To correctly sample information data even when code distortion exists, by finding the central position of a synchronizing code at the rear side of a synchronizing pattern, and performing the sampling of the data setting the position as reference. CONSTITUTION:The sampling of the information data is performed by finding the central position of the synchronizing code by measuring the width of the synchronizing code at the rear side of the synchronizing pattern, and setting a sampling point for bit synchroni zation hereafter based on the central position. In other words, the leading point to of the synchronizing code 1B' is found, and next, the length(width) of the code T-DELTAT is found. Next, the central position Po' is found by multiplying the value(=T-DELTAT) by 1/2, and a first sampling point P1' is decided by setting the central point as reference, and hereafter, the sampling of the data is performed according to a sampling cycle. Therefore, the sampling point coincides with a code center.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集中監視制御システム等に用しsられるフ
レーム同期式のサイクリックディジタル情報伝送システ
ムにおけるビット同期のためのサンプリング方法に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a sampling method for bit synchronization in a frame-synchronized cyclic digital information transmission system used in a centralized supervisory control system or the like.

〔従来の技術〕[Conventional technology]

従来、フレーム同期式のデータ伝送方式では、送受信装
置間のビット同期が互いに独立に行なわれ、フレームの
区切りを同期パターン(同期ワード)により一致させて
いる。その同期パターンは、第3図に示す様に、1/2
ワード長より長い′O”の列(通常は42個)を前後の
1″(同期符号IA。
Conventionally, in a frame-synchronized data transmission system, bit synchronization between transmitting and receiving devices is performed independently of each other, and frame divisions are matched using a synchronization pattern (synchronization word). The synchronization pattern is 1/2 as shown in Figure 3.
A string of 'O's (usually 42) longer than the word length with 1's before and after (synchronization code IA).

1B)で囲むものとなっている。そして、送受信装置間
のビット同期は、第4図の如く同期パターンlの後の1
1″、つまり同期符号IBの立ち上かり時点t0を求め
、受信装置の内部伝送りロツりに基づきこの時点t。か
ら(T+1)ビット長時間経過後を次のサンプリングポ
イントPl とし、以後1ビット長周期でサンプリング
することにより行なうようにしている。
1B). Then, the bit synchronization between the transmitting and receiving devices is as shown in FIG.
1'', that is, the rising time t0 of the synchronization code IB, is determined based on the internal transmission loss of the receiving device, and the next sampling point Pl is set after a long time of (T+1) bits has elapsed since this time t. This is done by sampling over a long period.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、この方法では、回線のひずみが同期符号
の前、後に同じたけ分合イ÷+生じる等時性のひずみと
すれば、後側の同期符号IB(基準符号)のひずみがサ
ンプリングのずれとなる。
However, in this method, if the line distortion is the same amount before and after the synchronization code divided by the isochronous distortion that occurs, then the distortion of the later synchronization code IB (reference code) is equal to the sampling deviation. Become.

これは、送受信装置間の内部伝送りロックの偏差に加算
されるから、回線のひずみがビット同期に直接に影響を
与えるという問題点がある。
Since this is added to the internal transmission lock deviation between the transmitting and receiving devices, there is a problem in that line distortion directly affects bit synchronization.

つまり、同期符号IBに符号ひずみがない場合は第4図
の如く、そのデータサンプリングポイントP1.P2は
符号中心と一致するが、同期符号IBが符号ひずみによ
って第5図のIBの如くなると、そのサンプリングポイ
ントもPlの如くずれることになる。この関係を拡大し
て説明するのが第6図で、同期符号IBに対しその前後
にΔT/2ずつの等時性ひずみをもつ同期符号IBにつ
いては、Poが最初のサンプリングポイントP1のため
の基準位置と云うことになり、本来のそれ(Po)に対
してΔTのずれが生じることがわかる。
That is, when there is no code distortion in the synchronization code IB, as shown in FIG. 4, the data sampling point P1. P2 coincides with the code center, but if the synchronous code IB becomes like IB in FIG. 5 due to code distortion, its sampling point will also shift like Pl. This relationship is expanded and explained in Fig. 6. For the synchronous code IB, which has an isochronous distortion of ΔT/2 before and after the synchronous code IB, Po is the first sampling point P1. This is called the reference position, and it can be seen that there is a deviation of ΔT from the original position (Po).

なお、以上は同期符号が等時性ひずみによって狭くなる
場合について説明したが、広くなる場合についても同様
の問題が生じることは云う迄もない。
Although the case where the synchronization code becomes narrow due to isochronous distortion has been described above, it goes without saying that the same problem occurs when the synchronization code becomes wide.

したがって、この発明は符号ひずみによる影響を極力無
くすことが可能なサンプリング方法を提供することを目
的とする。
Therefore, an object of the present invention is to provide a sampling method that can minimize the influence of code distortion.

〔問題点を解決するための手段〕[Means for solving problems]

フレーム同期式のディジタル情報伝送方式でビット同期
を図るべく、同期パターンにおける後側の同期符号の幅
を測定してその中心位置を求め、その中心位置にもとづ
き以後のビット同期のためのサンプリングポイントを設
定して情報データをサンプリングする。
In order to achieve bit synchronization in a frame-synchronized digital information transmission system, the width of the synchronization code on the rear side of the synchronization pattern is measured to find its center position, and based on that center position, the sampling point for subsequent bit synchronization is determined. Configure and sample information data.

〔作用〕[Effect]

回線のひずみが等時性ひずみであることを利用して、基
準符号の長さく幅)から基準符号の中心を決定すること
により、符号ひずみがビット同期のサンプリングに与え
る影響をなくす。すなわち、基準符号のひずみを±ΔT
とすれば、これが前縁。
By taking advantage of the fact that line distortion is isochronous distortion and determining the center of the reference code from the length and width of the reference code, the influence of code distortion on bit synchronization sampling is eliminated. In other words, the distortion of the reference symbol is ±ΔT
If so, this is the leading edge.

後縁に1/2ずつ付加され、全体としてT±ΔTトする
。従来のサンプリングポイントの決定方法によれば、1
ビツト長はTゆえ、1/2Tの時点がサンプリングポイ
ントになり、正しいサンプリングポイントである1T−
1ニー!−ΔTに対してずれが生しる。しかしながら、
上記の如くすれば、基準符号の長さがT±ΔTであるか
らサンプリングポイントは1(T±ΔT)となり、正し
いサンプリングポイントと一致する。従って、見かけ上
符号ひずみによるサンプリングポイントのずれが補正さ
れることになる。
1/2 is added to the trailing edge, and the total amount is T±ΔT. According to the conventional sampling point determination method, 1
Since the bit length is T, the sampling point is 1/2T, and the correct sampling point is 1T-
1 knee! -A deviation occurs with respect to ΔT. however,
In the above manner, since the length of the reference code is T±ΔT, the sampling point becomes 1 (T±ΔT), which coincides with the correct sampling point. Therefore, the deviation of the sampling point due to the apparent sign distortion is corrected.

〔実施例〕〔Example〕

第1図はこの発明の詳細な説明するための説明図である
FIG. 1 is an explanatory diagram for explaining the invention in detail.

これは、同期符号が符号ひずみΔTによってIBの如く
狭くなった場合の例で、次のようにサンプリングポイン
トを設定する。
This is an example where the synchronization code is narrowed like IB due to code distortion ΔT, and the sampling points are set as follows.

すなわち、まず同期符号IBの立上り点t。That is, first, the rising point t of the synchronization code IB.

を求め、次にその長さく幅)T−ΔTを求める。Then, find its length (length and width) T - ΔT.

次いで、この値(−T−ΔT)を1/2することによっ
て中心位[Poを求め、これを基準点として最初のサン
プリングポイントPIを決定し、以降はサンプリング周
期にしたがってデータのサンプリングを行なう。つまり
、従来は同期符号の立上り位置を基準にして次のサンプ
リング位置を決めるようにしていた\め、第5図または
第6図の如きずれが生じていたが、こ\では後側同期符
号の中心位置を求め、これを基準点としてサンプリング
ポイントを設定するようにしているので、サンプリング
ポイントと符号中心とが@1図の如く一致することにな
る。
Next, this value (-T-ΔT) is halved to obtain the center position [Po, and using this as a reference point, the first sampling point PI is determined. From then on, data is sampled according to the sampling period. In other words, in the past, the next sampling position was determined based on the rising position of the synchronization code, resulting in a deviation as shown in Figures 5 and 6; Since the center position is determined and the sampling point is set using this as a reference point, the sampling point and the code center coincide as shown in Figure @1.

なお、以上は同期符号が等時性ひずみによって狭くなる
場合について説明したが、広くなる場合についても同様
である。
Note that although the case where the synchronization code becomes narrower due to isochronous distortion has been described above, the same applies to the case where the synchronization code becomes wider.

第2図はサンプリングウィンドウを設定してとの発明に
よる方法を適用する例を説明するための説明図である。
FIG. 2 is an explanatory diagram for explaining an example of applying the method according to the invention by setting a sampling window.

こ\に、2がサンプリングウィンドウであり、この場合
のサンプリングポイントは、このサンプリングウィンド
ウ2内の相対的有意縛間(相対的位置)Aで表わされる
。つまり、最初に基準符号IBの立ち上がりt。を検出
し、サンプリングウィンドウ内の相対位置Aを記憶する
Here, 2 is a sampling window, and the sampling point in this case is represented by a relative significance interval (relative position) A within this sampling window 2. That is, first, the reference code IB rises t. is detected and the relative position A within the sampling window is stored.

次に、基準符号の長さく幅)T −ΔTを測定し、T−
ΔT その1/2を最初の相対位置に加算する( A+ −)
Next, measure the length and width of the reference code) T - ΔT, and
Add 1/2 of ΔT to the first relative position (A+ -)
.

サンプリングウィンドウの大きさを1ビツト長にとれば
、得られた相対位置はビット同期のサンプリングポイン
トPlに一致する。従って、この相対位置にもとづきビ
ットデータをサンプリングする事により、伝送データを
得ることができる。
If the size of the sampling window is set to one bit length, the obtained relative position coincides with the sampling point Pl of bit synchronization. Therefore, transmission data can be obtained by sampling bit data based on this relative position.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、同期パターンの後側の同期符号の中
心位置を求め、こ\を基準としてデータをサンプリング
するようにしたので、符号ひずみがある場合でも情報デ
ータを正しくサンプリングすることができ、回線のひず
みに対して強い伝送装置を得ることができる利点がもた
らされる。
According to this invention, the center position of the synchronization code on the rear side of the synchronization pattern is found and the data is sampled based on this position, so even if there is code distortion, information data can be sampled correctly. This provides the advantage of being able to obtain a transmission device that is resistant to line distortion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の詳細な説明するための説明図、第2
図はサンプリングウィンドウを設定してこの発明による
方法を適用する例を説明するための説明図、第3図は同
期パターンを説明するための波形図、第4図は従来のサ
ンプリング方法を説明するための説明図、第5図は符号
ひずみが生じた場合の従来のサンプリング方法を説明す
るための説明図、第6図は第5図の一部を拡大して示す
拡大図である。 符号説明 1・・・・・・同期パターン(同期ワード)、IA、1
2゜ B・・・・・・同期符号、2A、2B・・・・・・サン
プリングウィンドウ、to・・・・・・同期符号の立上
り点、PotP1tP2・・・・・・符号中心、Po・
・・・・・サンプリング基準位置、Pl、P2・・・・
・・サンプリングポイント。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 冥 1 図 第2図 第 31!!! 第 AvA 、to po’ p、/ p2
FIG. 1 is an explanatory diagram for explaining the invention in detail, and FIG.
The figure is an explanatory diagram to explain an example of applying the method according to the present invention by setting a sampling window, Figure 3 is a waveform diagram to explain a synchronization pattern, and Figure 4 is a diagram to explain a conventional sampling method. FIG. 5 is an explanatory diagram for explaining the conventional sampling method when sign distortion occurs, and FIG. 6 is an enlarged diagram showing a part of FIG. 5. Code explanation 1... Synchronization pattern (synchronization word), IA, 1
2゜B...Synchronization code, 2A, 2B...Sampling window, to...Rising point of synchronization code, PotP1tP2...Code center, Po.
...Sampling reference position, Pl, P2...
...Sampling point. Agent Patent Attorney Akio Namiki Agent Patent Attorney Seimei Matsuzaki 1 Figure 2 Figure 31! ! ! No. AvA, to po' p, / p2

Claims (1)

【特許請求の範囲】 フレーム同期式のディジタル情報伝送方式でビット同期
を図るべく、 ビット同期をとるための同期パターンにおける後側の同
期符号の幅を測定してその中心位置を求め、該中心位置
にもとづき以後のビット同期のためのサンプリングポイ
ントを設定して情報データをサンプリングすることを特
徴とするビット同期のためのサンプリング方法。
[Claims] In order to achieve bit synchronization in a frame-synchronized digital information transmission system, the width of the rear synchronization code in the synchronization pattern for bit synchronization is measured and its center position is determined, and the center position is determined. A sampling method for bit synchronization characterized by sampling information data by setting sampling points for subsequent bit synchronization based on the following.
JP62116947A 1987-05-15 1987-05-15 Method for sampling bit synchronization Pending JPS63283248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62116947A JPS63283248A (en) 1987-05-15 1987-05-15 Method for sampling bit synchronization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62116947A JPS63283248A (en) 1987-05-15 1987-05-15 Method for sampling bit synchronization

Publications (1)

Publication Number Publication Date
JPS63283248A true JPS63283248A (en) 1988-11-21

Family

ID=14699669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62116947A Pending JPS63283248A (en) 1987-05-15 1987-05-15 Method for sampling bit synchronization

Country Status (1)

Country Link
JP (1) JPS63283248A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055731A (en) * 1989-08-02 1991-10-08 Hitachi, Ltd. High-speed two-dimensional electrostatic actuator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153245A (en) * 1984-01-20 1985-08-12 Sony Corp Bit recovery circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153245A (en) * 1984-01-20 1985-08-12 Sony Corp Bit recovery circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5055731A (en) * 1989-08-02 1991-10-08 Hitachi, Ltd. High-speed two-dimensional electrostatic actuator

Similar Documents

Publication Publication Date Title
JPH087947B2 (en) Device for recovering channel-clock information and data recovery circuit comprising this device
CN117639780A (en) AD synchronization method based on correction signal
JPS63283248A (en) Method for sampling bit synchronization
JPH06162669A (en) Synchronous code extraction circuit
JP2948245B2 (en) Transmission / reception synchronization device for communication network station
JP2967649B2 (en) Receive synchronization circuit
JPH02279038A (en) Bit synchronization correction method for frame synchronization transmission
JP2560406B2 (en) Digital phase control circuit
JPS61218240A (en) Frame synchronizing system
JP2536435Y2 (en) Parity counting circuit
JPH0316054B2 (en)
JP2002064475A (en) Signal processing device
JPH02162855A (en) Digital data communication equipment
JP2590935B2 (en) Digital transmission data recovery circuit
JPS6390070A (en) Synchronizing signal detecting system
JPS6113476A (en) Synchronous control system of cassette type magnetic tape device
JPS61274455A (en) Signal insertion system
JPS5819054A (en) Bit synchronizing circuit
JPH05342772A (en) Synchronism detection method
JPH08130534A (en) Data transmission adaptive system and data transmitter provided with the system
JPS6062760A (en) Synchronizing device in start-stop system data transmission
JPH03254254A (en) Data receiver
JPS61154217A (en) Device for detecting specific pattern
JPH02190043A (en) Sampling phase error detection circuit
JPS61225918A (en) Circuit for presetting asynchronous signal data