JPS6328226A - 線路異常監視装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、線路の短絡を検知して短絡部分を切離すよう
にした線路異常監視装置に関づる。

（従来技術） 従来、ショート・１ノー−４−ット・アイソレータとし
て知られたこの種の線路異常監視シスデムとしては例え
ば第４図に示すものがある。

第４図において、１は電源回路及び受信回路を備えた受
信機であり、受信機１から引き出された一対の電源並用
信号線路２ａ、２ｂ間には感知器または中継器等の複数
の端末負荷３か並列接続され、更に電源兼用信号線路２
ａ、２ｂは端末負荷３を並列接続した後に受信機１側に
戻されてループ線路を構成している。

このＪ：うなループ接続された電源並用信号線路２ａ、
２ｂの途中には、受信機１側及び端末負荷３のグループ
毎にショー１へ・リーーーｉ−ツ］〜・アイソレータと
して知られた線路異常監視装置４ａ、４ｂ、４ｃ、４ｄ
が設（プられる。

第５図は第４図の線路異常監視装置を取り出して示した
もので、プラス側となる電源並用信号線路２ａ側に挿入
接続されるスイッチ５を有し、また挿入接続したスイッ
チ５の両側の線路の電圧を線路電圧の低下から線路の短
絡を検出する短絡検出回路６に入力し、短絡検出回路６
の出力をスイッチ制御回路７に与えてスイッチ５をオン
、オフ制御するよにしている。更にスイッチ５と並列に
抵抗Ｒか接続され、受信機１による電源投入の際にオフ
状態にあるスイッチ５をバイパスして後段に位置する線
路及び線路監視監視装置に電源電圧を供給できるように
している。

このような線路異常監視装置４ａ〜４ｄを備えた第４図
のシステムの動作は次のようになる。

まず受信機１の電源を投入すると、線路異常監視装置４
ａ〜４ｄに設けているスイッチ５のそれぞれはオフ状態
にあることから、スイッチ５に並列接続された抵抗Ｒを
介して電源電圧が供給される。電源兼用信号線路２ａ、
２ｂが正常であれば、短絡検出回路６の検出出力が１ｑ
られないことからスイッチ制御回路７はスイッチ５をオ
ンし、線路異常監視装置４ａ〜／１ｄのぞれぞれのオン
状態に切換ねったスイッチ５を介して端末負荷３に電源
が供給され、端末負荷により火災等の監視状態に入る。

一方、定常監視状態で例えば電源兼用信号線路２ａ、２
ｂのＡ点で短絡事故が起きたどすると、短絡が起きた区
間Ｃの線路電ｙＴが略１４＋］ポルｉ・に下がり、また
短絡が起きていない区間Ｂ、Ｄの線路電圧も絡げロボル
トに下がり、この線路電圧の低下が線路異常監視装置４
ａ、　／Ｉｂ、４ｃ、４ｄの短絡検出回路６で検出され
、そのスイッチ制御回路７によってスイッチ５がオフに
切換えられる。

このためへ点て短絡を起こした線路異常監視装置４ｂと
４０の間の区間Ｃの線路が正常な１メ間Ｂ。

Ｄの線路から切離される。

また、Ａ点の短絡検出で線路異常監視装置角４ｂ。

４Ｃのスイッチ５がオフとなると、線路異常監視装置４
ａ、４ｄの抵抗Ｒを介して区間Ｂ、Ｄの線路に再び電源
電圧が供給され、このため線路異常監視！＠４ａ　、４
ｄのスイッチ５は再びオンして区間］３．Ｄの線路電圧
が正常な電源電圧に復旧するようになる。

（発明が解決しようとする問題点） しかしながら、このような従来の線路異常監視装置にあ
っては、区間Ｃのへ点で短絡が起きたときに、正常な区
間Ｂ、Ｄの線路電圧もゼロボルトとなった後に短絡区間
Ｃの切り離しで正常な電源電圧に復旧する線路電圧の瞬
断が起きるため、正常な区間１３．Ｄの線路に接続して
いる中継器や感知器等の端末負荷３にＣＰＵが組み込ま
れていた場合、線路電圧の瞬断て内蔵したＣＰＵが暴走
を起こすという問題があった。

即ち、短絡時の正常な線路区間Ｂ、Ｄでの線路電圧の瞬
断は、線路異常監視装置４ａ、４ｂ、４Ｃ，４ｄに設け
ている短絡検出回路６及びスイッチ制御回路７の応答特
性で決まる極く短時間の瞬断てあり、この瞬断の間に正
常な線路区間Ｂ、　Ｄに接続している端末負荷３に内蔵
したｃＰＵの電源電圧が低下して動作点電圧（ｑ近に下
がるため、正常なデータ処理が実行できずに暴走を起こ
すようになる。更にＣＰＬＪの電源電圧がイニシャルリ
セットを掛けることのできる電圧以下に下がれば電源の
復旧で正常にイニシャルリセットを掛りで暴走を防ぐこ
とができるが、瞬断であるためにＣＰＵの電源電圧がイ
ニシャルリセットレベルまで下がらない場合もあり、瞬
断復の復旧時にイニシャルリセットが掛からずに暴走を
起こしたままに置かれるという問題があった。

（問題点を解決するための手段） 本発明は、このような従来の問題点に鑑みてなされたも
ので、短絡検出時に線路電圧の瞬断が起きても端末負荷
に設けているＣＰＵが暴走を起こ−〇　− さずに瞬断後の電源の復旧で正常に動作できるようにし
た線路異常監視装置を提供することを目的とＪる。

この目的を達成覆るため本発明にあっては、線路に挿入
接続されたスイッチ手段と、このスイッチ手段がオフ時
に負荷側に電圧を供給する電圧供給源と、前記スイッチ
手段が挿入接続された線路の短絡状態を検出する短絡検
出手段と、該短絡検出手段の検出出力によりスイッチ手
段をオンからオフ状態に切換えるスイッチ制御手段とか
ら構成された線路異常監視装置に於いて、前記短絡検出
手段の検出用ノＪによりトリガされて一定時間のあいだ
前記スイッチ制御手段によるスイッチオン状態への切換
えを禁止する切換禁止手段を設けるようにしたものであ
る。

（作用）　　　゛ このＪ：うな本発明の構成によれば、短絡検出による線
路電圧の瞬断が起きた場合には、切換禁止手段に設定し
た一定時間のあいだスイッチオン状態への切換えが禁止
され、この間、端末負荷に対する電源供給が遮断される
こととなり、端末負荷に内蔵しているＣＰＵの動作電圧
は確実にＵロボルトに低下し、その後に電源電圧が正常
に復旧りることがら、電源投入時と同様にＣＰＵに確実
にイニシャルリセットが１卦かって正常に動作できるよ
うにしたものである。

（実施例） 第１図は本発明の一実施例を示した回路ブト１ツ９図で
ある。

まず構成を説明すると、１５は本発明の線路異常監視装
置であり、端子９，１０に受信Ｉａ等の電源側からの電
源兼用信号線路２ａ、２ｂを接続し、端子１１．１２側
に感λＩ器や中継器等の端末負荷を並列接続した電源兼
用信号線路２ａ、２ｂを接続している。

線路異常監視装置１５において、プラス側となる端子９
と１１間にはスイッチ５が挿入接続され、このスイッチ
５と並列に、スイッチ５がオフ時に負荷側に電圧を供給
する電圧供給源となる抵抗Ｒを接続しており、抵抗Ｒと
しては端子１１．１２側となる負荷側線路の短絡時に大
きな短絡電流が線路及び受信機に流れることを防ぐため
に数１０にΩ程麿の高抵抗を使用している。

スイッチ５が挿入接続された両側の線路からは短絡検出
回路６に線路電圧を入力するラインが接続され、短絡検
出回路６は両側の線路から入力した線路電圧が予め定め
た閾値電圧Ｖ抽、例えばＶｔｈ＝　Ｉ　Ｖ以下となった
ときに線路短絡を検出して短絡検出出力を生ずる。短絡
検出回路６の出力はスイッチ制御回路７に与えられてお
り、スイッチ制御回路７は短絡検出回路６の検出出力が
１ｑられない状態で正常に電源供給を受Ｃプだときにス
イッチ５をオン状態に切換え、短絡検出回路６の検出出
力を受けるとスイッチ５をオフ状態に切換える。

更に、この実施例にあっては、短絡検出回路６の検出出
力に基づいて１−リガされる切換禁止手段を構成する単
安定マルチバイブレータ１６が設ｃノられ、短絡検出出
力に基づいてｌ・リガされた単安定マルチバイブレータ
１６は予め定めｌニ一定時間の間、スイッチ制御回路７
に対しスイッチ５をスイッチオン状態に切換えることを
禁止づる切換禁止出力を与える。この単安定マルチバイ
ブレータ１６の設定時間によるスイッチオン状態の切換
禁止時間は、端子１１．１２側の線路に接続されている
端末負荷に設ＣプられているＣＰＵに電源瞬断後の再投
入で確実にイニシャルリセッ１へが掛かるような時間と
して定められる。

次に、第１図の実施例に示した線路異常監視装置１５を
用いた第２図のシス１ム系統図を参照して動作を説明す
る。

第２図のシステム系統図において、第１図に示した本発
明の線路異常監視装置１５は受信機１側に位置する線路
異常監視装置１５ａ、１５ｄとして設けられており、負
荷側に位置する線路異常監視装置４ｂ、４ｃとしては第
４図に示した従来装置が用いられる。

まず、受信機１の電源を投入すると、電源兼用信号線路
２ａ、２ｂを介して線路異常監視装置１５ａ、１５ｄに
規定の電源電圧が供給され、線路異常監視装置１５ａ、
１５ｄは第１図の実施例に示ツＪ、うに電源投入時には
スイッチ５がオフ状態にあることから、抵抗Ｒを介して
負荷側線路に電源電圧を供給する。このときの負荷側線
路電圧は、線路異常監視装置１５ａ、１５ｄが負荷側に
接続している３台の端末負荷３の並列合成インピーダン
スと抵抗Ｒとの分圧電圧で定まる値となり、端末負荷３
に設けているＣＰＵのイニシャルリセットレベル以下の
電圧となるように抵抗Ｒの値を選定する。このため抵抗
Ｒを介して負荷側に供給された線路電圧は短絡検出回路
６に設定している悶値電圧ｖｔｈより大ぎいことから、
短絡検出回路６は短絡検出出力を生じず、スイッチ制御
回路７は電源供給からの所定の時間遅れをもってスイッ
チ５をオン状態に切換える。

このように受信機１側に位置する本発明の線路異常監視
装置１５ａ、１５ｄのスイッチ５が閉じると、負荷側の
線路に受信機１がらの電源ミルが供給され、負荷側に段
【プている第４図に示した従来の線路異常監視装置４ｂ
、４ｃの抵抗Ｒを介して区間Ｃの負荷側線路に電源電圧
が供給され、この負荷側線路の電圧も区間Ｃに並列接続
している２つの端末負荷３の並列合成インピーダンスと
抵抗Ｒとの分圧電圧で定まる端末ＣＰ　Ｕのイニシャル
リセットレベルを下回る電圧となり、短絡検出回路６の
閾値電圧ｖｔｈを」皿回ることてスイッチ制御回路７が
作動してスイッチ５をオン状態に切換え、この結果、区
間Ｂ、Ｃ，Ｄの各線路に受信機１からの電源電圧が供給
された状態となる。

次に、区間ＣのＡ点で短絡事故が起きたとすると、区間
Ｃの線路電圧は略ゼロボルトに下がり、また、区間Ｂ、
Ｄの線路電圧も短絡により略せロボルトに下がる。この
ため線路異常監視装置１５ａ、４ｂ、４ｃ及び１５ｄの
それぞれに設けている短絡検出回路６で短絡が検出され
て短絡検出出力が得られ、スイッチ制御回路７がスイッ
チ５をオフ状態に切換えるようになる。

このとき本発明の線路異常監視装置１５ａ、１５ｄにあ
っては、第１図に示したように、短絡検出回路６からの
短絡検出出力を受けて単安定マルチバイブレータ１６が
トリガし、一定時間の間、スイッチ制御回路７に対しス
イッチオン状態への切換えを禁止する出力を生ずるよう
になる。

従って、第２図の短絡区間Ｃの両側に設けている従来の
線路異常監視装置４ｂ、４ｄのスイッチ５がオフとなっ
て短絡区間Ｃの線路を正常な区間Ｂ、Ｄ側から切離し、
線路異常監視装置１５ａ。

１５ｄに設けている抵抗Ｒを介して区間Ｂ、Ｄに端末負
荷３との並列合成インピーダンスで定まる電源電圧（Ｃ
ＰＵリセットレベルより低い電圧〉が供給される。これ
にＪ：って短絡検出回路６の検出出力がなくなるがスイ
ッチ制御回路７に対しては単安定マルチバイブレータ１
６より一定時間に亘ってスイッチオン状態への切換えを
禁止する出力が与えられているため、短絡検出回路６の
検出出力がなくなってもスイッチ制御回路７はスイッチ
５をオフ状態に保っており、短絡検出から一定時間経過
後に単安定マルチバイブレータ１６の出力がなくなって
初めてスイッチ制御回路７はスイッチ５をオン状態に切
換えるようになる。

このため短絡検出から単安定マルチバイブレータ１６で
定まる一定時間の間、区間Ｂ及びＤに並列接続されてい
る端末負荷３に対しては正常な電源電圧の供給が行なわ
れず、端末負荷３に内蔵しているＣＰＵの電源電圧はス
イッチ５に並列接続した抵抗Ｒと区間Ｂ、Ｄのそれぞれ
に並列接続した端末負荷３の並列合成インピーダンスと
の分圧電圧に下がり、この抵抗Ｒを介して負荷側に供給
される電源電圧は端末負荷３に設けたＣＰＵの動作点以
下となる低電圧、例えば２〜３Ｖ付近となるにうに設定
されているため、単安定マルチバイブレータ１６の出力
が断たれてスイッチ５がオンしたときの電源電圧の立上
りで端末負荷３に設【プているＣＰＵに最初の受信機１
からの電源投入時と同様にイニシャルリセットが掛かり
、短絡検出後の線路電圧の復旧時に確実にＣＰＵにイニ
シャルリセッ１〜を掛けて正常な動作状態で制御処理を
スタートさせることができる。

また、第２図のシステム構成にあっては、受信機１側に
位置する線路異常監視装置を第１図に示した本発明の線
路異常監視装置１５としているが、他のシステム構成と
して第２図におりる本発明の線路異常監視装置１５ａ、
１５ｄのそれぞれを受信機１に内蔵させるようにしても
良い。

また、第２図のシステム構成にあっては受信機１側に位
置する線路異常監視装置１５ａ、１５ｄを第１図に示し
た本発明の線路異常監視装置としたが、端末側に設りて
いる従来の線路異常監視装置４ｂ、４ｃについても第１
図に示した本発明の線路異常監視装置１５を用いるよう
にしても良い。

また本実施例ではループ線路に接続された線路異常監視
装置について説明したのて゛、負荷側と電源側とが共通
ずるように対象に構成し、ぞのため線路の両側の短絡を
監視している。

しかし、第１図の実施例の線路異常監視装置はループ線
路のみに使用されるものでなく、片側からのみ電源供給
する線路にも適用することができる。この場合、短絡検
出回路６は負荷側のみ短絡検出すればよいので、電源側
の入力線を省略することができる。

第３図は本発明の他の実施例を示した回路プロツク図で
あり、この実施例にあっては、第１図のスイッチ５に並
列接続している抵抗Ｒを取り除き、その代わりにＶｌ−
２〜３Ｖ程度の一定電圧を供給する定電圧供給回路１８
を設【ブ、受信機側の電源投入からスイッチ５がオンす
るまでの間、定電圧供給回路１８により一定電圧Ｖ１、
例えばＶ１＝２．４Ｖを端末側に供給し、スイッチ５が
オンして正常な電源電圧が供給されるまでの間、負荷に
設りているマイクロコンピュータの暴走やイニシ（・ル
リセッ１〜が掛からないような異常動作を確実に防ぐよ
うにしたことを特徴とする。

即ち、第３図の実施例において、線路異常監視装置１５
のスイッチ５と並列に設けた抵抗Ｒが取り除かれており
、短絡検出回路６、スイッチ制御回路７及び単安定マル
チバイブレータ１６については、第１図の実施例と同様
であり、更に第３図の実施例にあっては、抵抗Ｒを取り
除いた代わりに定電圧供給回路１８を設けている。

定電圧供給回路１８はスイッチ５を挿入接続した両側の
線路のそれぞれに接続され、両側の線路間の信号ライン
を逆流ｌ土用のダイオードＤ１とＤ２を介して接続する
と共に、ダイオード］〕１とＤ２の接続点から抵抗Ｒ１
を介して１〜ランジスタ２０を直列接続し、１〜ランジ
スタ２０のベースに抵抗Ｒ２とＲ３による分圧電圧を印
加してａ３す、更にトランジスタ２０のコレクタ電圧を
逆流ｌ５ＩＩ止用のダイオードＤ３．Ｄ４のそれぞれを
介してスイッチ５を挿入接続した両側の線路に供給する
ようにしている。

このような定電圧供給回路１８において、１〜ランジス
タ２０のコレクタ電ｈ］をＶ　Ｃとやると、ｉ〜ランジ
スタ２０のベース・］−ミッタ間電圧Ｖｂｅは、Ｖｂｅ
−（Ｒ３／　（Ｒ２＋Ｒ３））　・Ｖｃ−（１）となる
。ここで、ダイオードＤ４の順方向電圧をＶｆとすると
、ダイオードＤ４の順方向電圧Ｖｆはトランジスタ２０
のベース・エミッタ間電圧Ｖｂｅに略等しいことから、
Ｖｆ＝Ｖｂｅとすると負荷側の端子１１．１２間に印加
される電圧ｖ１は、Ｖｌ＝Ｖｃ−Ｖｆ　　　　　　　　
・・・（２）となる。前記第（１）式から１ｑられたコ
レクタ電圧ＶＣを第（２）式に代入すると、負荷側の端
子１１．１２間に印加される電圧ＶｆＬは、Ｖｌ）、＝
Ｖｂｅ−Ｒ２／Ｒ３・　（３）で表すことができる。

即ち、第（３）式から明らかなように、定電圧供給回路
１８により出力される定電圧Ｖ１は、ベース・エミッタ
間電圧ｖｂｅか例えば０．６Ｖと一定値であることから
、トランジスタ２０のベース回路に設置ノだ抵抗Ｒ２と
Ｒ３の値により一義的に定まり、例えばＲ２＝４ＸＲ３
に設定すれば、Ｖｆｌ、＝２．４Ｖの定電圧出力を得る
ことができる。

尚、上記の説明は端子９，１０側を電源側、端子１１．
１２側を負荷側とした場合を例にとっているが、逆に端
子１１．１２側を電源側、端子９゜１０側を負荷側とし
た場合にも全く同様に所定の定電圧Ｖｌを負荷側の線路
に供給することができる。

この第３図の実施例の動作は、受信機側より最初に電源
を投入したスイッチ５のオフ状態で、定電圧供給回路１
８が端末に設りられたマイクロコンピュータ等の動作点
電圧Ｖ　ａ　、にり低い一定電圧Ｖｆｌ、、例えばＶＬ
＝２．４Ｖを供給してマイクロ］ンピ］−−タの暴走を
スイッチ５がオン状態に切換ねって正常に電源供給が行
なわれるまでの間禁止する点以外の動作は第１図の実施
例と同じになる。即ち、第３図の実施例にあっても、負
荷側線路で短絡事故が起きると、短絡検出回路６の検出
出力に基づいてスイッチ制御回路７がスイッチ５をオフ
状態に切換えると同時に単安定マルチバイブレータ１６
が起動し、−次的な短絡であってもスイッチ５を予め定
めた一定時間の間、強制的にオフ状態に保つようになる
。

尚、本実施例も前述と同様、ループ線路に接続された線
路異常監視装置として説明したが、片側からのみ電源供
給する線路にも適用することができる。

この場合、第３図の実施例では、短絡検出回路６の短絡
検出を負荷側のみとし、定電圧供給回路８のダイオード
Ｄ３か設けられたダイオードＤ１のアノード側の接続点
からダイオードＤ４のアノード側の接続点までの接続線
及びダイオードＤ２が設りられたダイオードＤ１のカソ
ード側の接続点からダイオードＤ４のカソード側の接続
点までの接続線を不要とできる。

更に、第１，３図の実施例では、スイッチ５がオフのと
き負荷側が短絡しているか否かを検出するための電圧を
供給する構成として、抵抗Ｒを介して、又は定電圧供給
回路２３により電源側の電圧を負荷側に与えているが、
線路異常監視装置内にバツテリイを入れて負荷側に電圧
を供給する構成でもよい。

また第１，３図の実施例において、スイッチ５とスイッ
チ制御回路７としては、スイッチ制御回路７にラッチン
グリレー回路を使用し、スイッチ５としてはラッチング
リレー回路のリレー接点を使用してもよい。この場合、
オア回路２０から信号が出力されないときは、ラッチン
グリレー回路をセット動作してスイッチ５（リレー接点
）をオンさせ、オア回路２０から信号が出力されたとぎ
ラッチングリレー回路をリセッ１〜動作したスイッチ５
（リレー接点）をオフさせればよい。

このラッチングリレー回路を使用することにより消費電
流を少なくすることができる。

また第１．３図の実施例において、線路として電源兼用
信号線として説明したが、電源線路でも本発明の線路異
常監視装置を設りることができる。

更に、短絡検出回路としては、線路電圧を検出する構成
で説明したが、線路に流れる電流の増加により短絡を検
出する短絡検出回路でもよい。

更にまた、切換禁止手段して単安定マルチバイブレーク
を説明したが、これに限定されず、タイマ回路、遅延回
路によっても切換禁止手段を構成することができる。

（発明の効果） 以上説明してきたように本発明によれば、線路に挿入接
続されたスイッチ手段と、このスイッチ手段がオフ時に
負荷側に電圧を供給する電圧供給源と、前記スイッチ手
段か挿入接続された線路の短絡状態を検出する短絡検出
手段と、この短絡検出手段の検出出力により前記スイッ
チ手段をオンからオフ状態にするスイッチ制御手段とか
ら構成された線路異常監視装置に於いて、前記短絡検出
手段の検出出力によりレリガされて一定時間のあいだ前
記スイッチ制御手段によるスイッチオン状、態への切換
を禁止する切換禁止手段を設けるようにしたため、短絡
検出による線路電圧の瞬断が起きた場合には、切換禁止
手段に設定した一定時間の間、スイッチオン状態の切換
えが禁止され、この間に端末負荷に対づ−る電源供給が
略鴻断状態になることから、端末負荷に内蔵しているＣ
　Ｉ）　ＬＪの電源電圧は確実に動作点以下に低下し、
ぞの後に電源電圧が正常に復旧することから、電源投入
時と同様にＣＰＵに確実にイニシＶルリセットを掛【プ
ることかでき、短絡時の線路電圧の瞬断により、正常な
線路区間に設（ブている端末負荷のＣＰ　Ｕが暴′走を
起こしてしまうことを確実に防ぐことがで

【図面の簡単な説明】

第１図は本発明の一実施例を示した回路ブロック図、第
２図は第１図の線路異常監視装置を用いたシステム系統
図、第３図は本発明の他の実施例を示した回路ブロック
図、第４図は従来の線路異常監視装置を用いたシスデム
構成図、第５図は従来装置を示した回路ブロック図であ
る。 ２ａ、２ｂ：電源兼用信号線路 ５：スイッチ ６：短絡検出回路 ７：スイッチ制御回路 ９．１０：電源側の端子 １１．１２：負荷側の端子 １５．１５ａ、１５ｄ：線路異常監視装置１６：単安定
マルチバイブレータ １８：定電圧供給回路 Ｒ：抵抗

Claims (1)

1. 【特許請求の範囲】 線路に挿入接続されたスイッチ手段と、該スイッチ手段
   がオフ時に負荷側に電圧を供給する電圧供給源と、前記
   スイッチ手段が挿入接続された線路の短絡状態を検出す
   る短絡検出手段と、該短絡検出手段の検出出力により前
   記スイッチ手段をオンからオフ状態にするスイッチ制御
   手段とから構成された線路異常監視装置に於いて、 前記短絡検出手段の検出出力によりトリガされて一定時
   間のあいだ前記スイッチ制御手段によるスイッチオン状
   態への切換を禁止する切換禁止手段を備えたことを特徴
   とする線路異常監視装置。