JPS63281504A - Ｆｅｔ周波数逓倍器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＧａＡｓ　ＦＥＴを逓倍素子として用いたマイクロ波周
波数逓倍器であって、ＧａＡｓ　ＦＥＴの複数個を単に
直流カットしただけの多段縦続したＦＥＴ群として、そ
の前後に基本波整合回路と逓倍波整合回路を設けること
によってＦＥＴ周波数逓倍器の高効率化と広帯域化を実
現したもの。

〔産業上の利用分野〕

本発明はマイクロ波信号の周波数を逓倍してその整数倍
のさらに高周波の信号を得ようとする周波数逓倍器に係
り、特に逓倍素子としてＧａＡｓなどの電界効果トラン
ジスタ（ＦＥＴ　）を用いたマイクロ波周波数逓倍器の
改良に関する。

所望の高周波信号を直接発振させて得ることが困難な場
合、低い周波数で高安定の発振器を構成し、その発振器
の出力（基本波）から整数倍の周波数の高調波（逓倍波
）を発生選別して出力する周波数逓倍の方法が採られる
。その場合、逓倍素子として従来は、バラクタダイオー
ドやステップリカバリダイオード等の２端子素子が用い
られていたが、最近、３端子素子のＧａＡｓ　ＦＥＴが
使用されるようになった。

ＧａＡｓ　ＦＥＴを逓倍素子として使用するＦＥＴ周波
数逓倍器としては、広い周波数帯域に亘って効率の良い
逓倍回路であることが望まれている。

〔従来の技術〕

従来のＦＥＴ周波数逓倍器の回路構成を第３図に示す。

図中、ｌＯは逓倍素子のＧａＡｓ　ＦＥＴ、２は基本波
整合回路、３は２倍波整合回路、４は基本波トラップ、
５は直流カット用コンデンサである。

ＧａＡｓ　ＦＥＴ　１０は、ソースＳが接地され、ドレ
インＤに正の直流電圧を加え、ゲートＧにはピンチオフ
電圧又は零に近い負の直流電圧を加えて、積極的に増幅
歪を起させ高調波を発生させる増幅器を構成する。そし
て素子ＧａＡｓ　ＦＥＴ　１０としては、アルミナの基
板を使用したマイクロストリップライン回路で構成され
ている。

〔発明が解決しようとする問題点〕

ＧａＡｓ　ＦＥＴ　１０の出力端のドレインＤには、基
本波と逓倍波が同時に現れる。ＧａＡｓ　ＦＥＴ　１０
は、その出力回路として基本波整合回路が無くても、普
通、ある程度の増幅利得を示すので、基本波のドレイン
Ｄ側の出力レベルはそのゲートＧ側の入力され、再びド
レインＤに達する。所が、その反射してドレインＤに達
する基本波の位相、即ちドレインＤと基本波トラップ４
又は２倍波整合回路２間の線路の位相長がＦＥＴ周波数
逓倍器の逓倍効率に大きな影響を与えるので、ＦＥＴ周
波数逓倍器の反射基本波の位相で制限される割合が大き
くて、高能率のＦＥＴ周波数逓倍器の広帯域化の妨げに
なるという問題がある。

〔問題点を解決するための手段〕

この反射基本波の位相が高能率のＦ５Ｔ周波数逓倍器の
広帯域化の妨げになるという問題は、逓倍素子のＧａＡ
ｓ　ＦＥＴ＋を、各段間がコンデンサで直流カットされ
た多段のＦＥＴを最小距離で縦続したＦＥＴ群１←吻で
構成し、該ＦＥＴ群ｌ←←の入力側に基本波整合回路２
を設け、出力側に逓倍波整合回路を設ける本発明によっ
て解決される。

本発明の原理構成を示す第１図において、１は基本波整
合回路２からの基本波信号入力を非線形増幅して高調波
を発生させる電界効果ト、ランジスタＦＥＴの複数個を
互に最小距離で接続し多段縦続したＦＥＴ群、 ２は入力する基本波に対してインピーダンス整合をとり
前記ＦＥＴ群１に基本波信号を入力する基本波整合回路
、 ３は前記ＦＥＴ群１０発生した高調波のうち希望次数ｎ
の高調波に対してインピーダンス整合をとり、次数ｎの
高調波信号を選択出力する逓倍波整合回路である。

〔作用〕

多段縦続されたＦＥＴ群１の１段目のＦＥＴ　ｉ＝＋に
は基本波整合回路２からの基本波信号が入力されて非線
形増幅され、ＦＥＴ　Ｈの出力側には、増幅された基本
波信号と増幅歪により発生した逓倍波信号が現れる。

ＦＥＴ群ｌの２段目以降のＰＥＴ　種−←は、１段目の
ＦＥＴ　１１の出力する基本波信号と逓倍波信号を入力
して増幅と周波数逓倍を行う。即ち、２段目以降のＦＥ
Ｔ＋＋＋Ｒは、人力された基本波信号に対する逓倍動作
と、入力された逓倍波信号の増幅動作の両方を行い、Ｆ
ＥＴ群１の出力側の逓倍波信号の出力レベルが高められ
る。

また、多段縦続のＦＥＴ群１は、各ＦＥＴ間が最小距離
で接続されているので、出力側の逓倍波整合回路３で反
射されＦＥＴ群１に戻る基本波信号成分の位相推移が無
視できる程度に少なくなり、ＦＥＴ周波数逓倍器のカバ
ーできる周波数帯域の狭りを小さくする事ができて問題
が解決される。

〔実施例〕

第２図は本発明の実施例のＦＥＴ周波数逓倍器の原理構
成を示す回路図である。

Ｆ２１群１は、各段間がコンデンサＣ１〜Ｃｎで直流カ
ットされたｎ個のＦＥＴ　１１〜ＦＥＴ　Ｉｎを互に最
短距離の伝送線路で接続したＧａＡｓ　ＦＥＴの縦続回
路であって、ｎ個のＧａＡｓ　ＦＥＴのＦＥＴ　１１〜
ＦＥＴ　Ｉｎの各々は、ソースＳが接地され、ドレイン
Ｄには正電圧＋ＶＤを、ゲートＧには負電圧−ｖＧを直
流バイアスとして与えている。

直流ハイアスノ電圧＋ＶＤ、　　−ＶＧ（７）値は、Ｆ
ＥＴ　１１〜ＮＥＴ　ｉｎの基本波と逓倍波に対する増
幅作用と、基本波に対する逓倍作用の兼合いで設定され
る。

−ａに、ゲートバイアス−ＶＧの値は、ＯＶに近い方が
増幅作用を弱めることなく逓倍波を発生し易い動作とな
る。

基本波整合回路２は、外部から入力する基本波信号にイ
ンピーダンス整合を与えるマイクロ波回路であって、例
えばアルミナ基板のマイクロストリップライン２１で形
成される。

逓倍波整合回路２は、基本波信号の周波数の整数倍の周
波数、例えば２倍の周波数に同調して２逓倍波にインピ
ーダンス整合を与え他の周波数の信号出力を除去するマ
イクロ波回路であって、同様のマイクロストリップライ
ン３１で形成される。

第２図のＮＥＴ周波数逓倍器で２逓倍動作を考えると、
基本波周波数ｆ１の信号が基本波整合回路２のマイクロ
ストリップライン２１を通ってＦ２１群１の１段目ＦＥ
Ｔ　１１のゲートＧに入力され、ＦＥＴ　１１のドレイ
ンＤには、基本波周波数ｆ１と逓倍周波数２ｆｌの信号
成分が現れる。

基本波周波数ｆ１と逓倍周波数２ｆｌの信号成分は、Ｆ
２１群１の２段目のＦＥＴ　１２に入力され、ＦＥ’ｒ
　１２の出力側には、増幅された基本波周波数ｆ１と逓
倍波周波数２ｆｌの信号、及び基本波周波数ｆ１から逓
倍された逓倍波周波数２ｆｌの信号が出力され、ＦＥＴ
１２の増幅作用と逓倍作用の両方によって、基本波周波
数ｆ１の信号と逓倍波周波数２ｆｌの信号のレベル差は
太き（なる。

Ｆ２１群１のＦＥＴ　１２〜１ｎは入出力に整合回路が
無くても利得が得られるので、最小距離で縦続された多
段構成により実用的な利得が期待できる。

Ｆ２１群１のＦＩＴ　１２〜１ｎには、２信号が入力さ
れるため、相互変調歪による出力成分も発生するが、２
信号が１オクターブ離れているので、周波数ｆ１と周波
数２ｆｌの２信号が入力された時の３次歪まで考えると
、出力成分はｆｌ、２ｆ１．３ｆｌだけとなり、歪成分
子ｌ、３ｆｌと信号成分２ｆｌとの周波数間隔がｆｌと
なるので、歪成分子ｌ、３ｆｌは逓倍波整合回路３のマ
イクロストリップライン３１で容易に除去できる。

従って本実施例のＦＥＴ周波数逓倍器は、Ｆ２１群１の
最終段目のＦＥＴ　Ｉｎの出力の基本波成分子１が反射
して第１段目のＦＩＥＴ　１１のドレインＤへ戻る反射
成分が、ＮＥＴ周波数逓倍器の逓倍効率を下げカバーす
る周波数帯域を狭めるという問題は起きない。

（発明の効果） 以上説明した如（、本発明によれば、逓倍効率を下げる
ことなく広帯域のＮＥＴ周波数逓倍器を実現できて、特
に誘電体基板を用いたマイクロ波集積回路？ＩＭＩＣで
構成すれば、ＦＥＴ群の各ＰＥＴの特性バラツキも少な
（調整個所が無くなり、従ってＦＥＴ周波数逓倍器を大
幅に小形にすることも出来る効果が得られる。

【図面の簡単な説明】

第１図は本発明のＦＥＴ周波数逓倍器の原理構成を示す
回路図、 第２図は本発明の実施例のＦＥＴ周波数逓倍器の構成を
示すブロック図、 第３図は従来例のＦＥＴ周波数逓倍器のブロック図であ
る。 第１図〜第３図において、 １はＦＥＴ群、 ２は基本波整合回路、 ３は逓倍波整合回路、 ４は基本波トラップ、 ５はコンデンサである。

Claims (1)

【特許請求の範囲】
1. 基本波信号を入力（２）して電界効果トランジスタＦＥ
   Ｔ（１）で高調波を発生させ、該発生した高調波の中か
   ら希望の次数の高調波信号を選択出力（３）するＦＥＴ
   周波数逓倍器において、前記電界効果トランジスタＦＥ
   Ｔ（１）を各段間が直流カットされたＦＥＴを最小距離
   で接続し多段縦続したＦＥＴ群（１）とすることを特徴
   としたＦＥＴ周波数逓倍器。