JPS63273169A - Function design diagram production aid equipment - Google Patents

Function design diagram production aid equipment

Info

Publication number
JPS63273169A
JPS63273169A JP62107758A JP10775887A JPS63273169A JP S63273169 A JPS63273169 A JP S63273169A JP 62107758 A JP62107758 A JP 62107758A JP 10775887 A JP10775887 A JP 10775887A JP S63273169 A JPS63273169 A JP S63273169A
Authority
JP
Japan
Prior art keywords
logic
truth table
element information
logical
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62107758A
Other languages
Japanese (ja)
Inventor
Makoto Kogure
木暮 誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62107758A priority Critical patent/JPS63273169A/en
Publication of JPS63273169A publication Critical patent/JPS63273169A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To efficiently obtain a function design diagram including a circuit for control system by inputting the logic specifications in a form of a truth table. CONSTITUTION:The titled equipment is provided with an element information storage means 3 stored with element information of a function design diagram, an input means 2 inputting the logic specification in a form of truth table, a logic equation producing means 5 producing the logic equation while expanding the logic specification, and a net list producing means 4 combining the element information stored in the element information storage means 3 and the logic equation produced by the logic equation producing means 4 to produce a net list. Inputting the logic specifications in the form of truth table by the input means 2, the logic equation generating means 5 expands the logic specifications to produce the logic equation, and the net list producing means 4 couples the logic equation with the element information to produce the net list. Thus, in case of the design of the circuit of the control system, the operator has only to input the logic specification in the form of truth table, and it is not required to input a pattern representing a gate.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、集積回路の設計段階において、機能設計図を
作成する際に用いられる機能設計図作成支援装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a functional design diagram creation support device used when creating a functional design diagram at the design stage of an integrated circuit.

(従来の技術) 一般に、集積回路等の設計では論理設計がその大部分を
占めるが、従来から論理設計図の作成は、設計支援装f
i (CADシステム)のディスプレイの画面上に回路
部品を示す図形を配置して結線することにより行われて
いた。
(Prior art) In general, logic design occupies most of the design of integrated circuits, etc., and traditionally, the creation of logic design diagrams has been carried out using design support equipment.
This was done by placing figures representing circuit components on the display screen of i (CAD system) and connecting them.

しかしながら設計する集積回路が大規模化および複雑化
してくると、論理設計よりも高位なレベルで設計を行う
必要が生じてくる。
However, as the integrated circuits to be designed become larger and more complex, it becomes necessary to perform design at a higher level than logical design.

こうした事情から近年、機能モジュールを示すボックス
を用いて機能設計図を作成することが行われるようにな
り、これをディスプレイの画面上で作成する装置が開発
された。
Due to these circumstances, in recent years, it has become common to create functional design diagrams using boxes that indicate functional modules, and devices have been developed to create functional design diagrams on a display screen.

この装置によると、ボックスの機能を定義しつつボック
スを次々に結合するだけで、a能設計図を作成すること
ができる。
According to this device, an a-function design can be created by simply connecting boxes one after another while defining the functions of the boxes.

(発明が解決しようとする問題点) ところでこのような装置では、要素情報(機能設計図中
の各部品を示す情報)を入力する場合、例えば第7図に
示したように、データバス系の回路(レジスタやALU
等、論理演算を伴わない回路)S+はボックスを配置し
て結線するだけよいが、制御系の回路S2はゲートを示
す図形を組合わせて構成しなければならず、非常に手間
がかかるという問題があった。
(Problem to be Solved by the Invention) However, in such a device, when inputting element information (information indicating each part in a functional design drawing), for example, as shown in FIG. circuits (registers and ALUs)
For circuits that do not involve logical operations (such as circuits that do not involve logical operations) S+, all you need to do is place boxes and connect them, but the control system circuit S2 must be configured by combining figures that indicate gates, which is very time-consuming. was there.

本発明はこのような事情によりなされたもので、制御系
の回路を含んだ機能設計図を極めて効率良く作成するこ
とができる機能設計図作成支援装置の提供を目的として
いる。
The present invention was made under these circumstances, and an object of the present invention is to provide a functional design drawing creation support device that can extremely efficiently create a functional design diagram including a control system circuit.

[発明の構成コ (問題点を解決するための手段) 本発明の機能設計図作成支援装置は、機能設計図の要素
情報が格納されている要素情報格納手段と、真理値表形
式の論理仕様を入力する入力手段と、前記論理仕様を展
開して論理式を作成する論理式作成手段と、前記要素情
報格納手段に格納されている要素情報と前記論理式作成
手段が作成した論理式とを結合してネットリストを作成
するネットリスト作成手段とを備えている。
[Configuration of the Invention (Means for Solving Problems) The functional design diagram creation support device of the present invention includes an element information storage means in which element information of a functional design diagram is stored, and a logical specification in the form of a truth table. an input means for inputting a logical formula, a logical formula creating means for expanding the logical specification to create a logical formula, and a logical formula created by the logical formula creating means and the element information stored in the element information storage means. and netlist creation means for creating a netlist by combining the netlists.

(作 用〉 本発明の機能設計図作成支援装置では、入力手段により
真理値表形式の論理仕様を入力すると、論理式作成手段
が前記論理仕様を展開して論理式を作成し、ネットリス
ト作成手段がこの論理式と前記要素情報と結合してネッ
トリストを作成するので、制御系の回路を設計する場合
でも、オペレータは真理値表形式の論理仕様を入力する
だけでよく、ゲートを示す図形を入力する必要が無い。
(Function) In the functional design drawing creation support device of the present invention, when a logical specification in the form of a truth table is inputted by the input means, the logical formula creating means expands the logical specification to create a logical formula, and creates a netlist. The means combines this logic formula with the element information to create a netlist, so even when designing a control system circuit, the operator only needs to input the logic specifications in the form of a truth table. There is no need to input.

(実施例) 以下、本発明の実施例の詳細を図面に基づいて説明する
(Example) Hereinafter, details of an example of the present invention will be described based on the drawings.

第1図は本発明の一実施例装置の構成を示すブロック図
である。
FIG. 1 is a block diagram showing the configuration of an apparatus according to an embodiment of the present invention.

同図において1はCRTディスプレイ等の表示装置の画
面上に機能設計図を描くために要素情報を組合わせる機
能をもつ画面エディタ、2はオペレータが入力する真理
値表形式の論理仕様(以下単に真理値表と略する)を後
述する機能図データベース3の真理値表記憶領域3aに
格納する真理値表作成モジュール、3は機能設計図を作
成するために必要な機能レベルの全要素情報が格納され
ている機能図データベース、4は機能図データベース3
から要素情報を読み出して、後述する論理式と結合し、
ネットリスト(結線情報)を作成するネットリスト作成
モジュール、5は真理値表記憶領域3aから真理値表を
読出して、後述する最小項展開により論理式を作成する
論理式作成モジュール、6はシステム全体を制御するC
PU、7はキーボードである。
In the figure, 1 is a screen editor that has the function of combining element information to draw a functional design diagram on the screen of a display device such as a CRT display, and 2 is a logical specification in the form of a truth table (hereinafter simply referred to as truth) that is input by the operator. A truth table creation module 3 stores a truth table storage area 3a of a function diagram database 3 (abbreviated as a value table) to be described later; function diagram database, 4 is function diagram database 3
Read the element information from , combine it with the logical formula described later,
A netlist creation module that creates a netlist (connection information); 5 a logical formula creation module that reads a truth table from the truth table storage area 3a and creates a logical formula by minimum term expansion to be described later; 6 a whole system C that controls
PU, 7 is a keyboard.

本実施例において機能図データベース3の真理値表記憶
領域3aには、第2図に示したように真理値表作成モジ
ュール2により制御系の回路を接続すべき部品(ボック
ス)の固有名、そのビン名およびこれらに対応した真理
値表が書き込まれる。
In this embodiment, in the truth table storage area 3a of the functional diagram database 3, as shown in FIG. Bin names and their corresponding truth tables are written.

例えば真理値表TNは、信号AおよびBが共にルベル、
または信号AおよびCが共に0レベル、または信号Bお
よびCが共に0レベルの場合に、部品YNのピンCNが
アクティブになるという論理仕様を表わしている。
For example, the truth table TN shows that both signals A and B are Lebel,
Alternatively, it represents a logical specification in which pin CN of component YN becomes active when signals A and C are both at 0 level, or when signals B and C are both at 0 level.

また画面エディタ1は、機能設計図が画面上に入力され
ている間に表示制御を司る。
The screen editor 1 also controls the display while the functional design drawing is being input on the screen.

そして第3図に示したように、データバス系の回路S1
の入力が一旦終了した段階で真理値表入力モードを選択
すると、CPU6は真理値表作成モジュール2に制御を
移行させる。
As shown in FIG. 3, the data bus system circuit S1
When the truth table input mode is selected once the input has been completed, the CPU 6 transfers control to the truth table creation module 2.

すると真理値表入力用のウィンドウが現われ、以後はキ
ーボード7がらの入力に応じた真理値表83がこのウィ
ンドウに表示される。
Then, a window for inputting the truth table appears, and from then on, the truth table 83 corresponding to the input from the keyboard 7 is displayed in this window.

第4図は本実施例システムにおける真理値表入力時の動
作を示す流れ図である。
FIG. 4 is a flowchart showing the operation when inputting a truth table in the system of this embodiment.

まず真理値表作成モジュール2は真理値表入力がモード
が選択されるとくステップA)、オペレータに対してそ
の真理値表により表わすべき制御系の回路を接続する部
品の固有名およびそのビン名の指定を要求し、次いで真
理値表の入力を要求する。
First, in step A), when the truth table input mode is selected, the truth table creation module 2 tells the operator the unique names and bin names of the parts connecting the control system circuits to be represented by the truth table. prompts for a specification and then prompts for truth table input.

そしてオペレータがマウス等のポインティングデバイス
(図示せず)やキーボード7を操作してこれらの要求に
従うとくステップB、C)、fi能図データベース3内
の真理値表記憶領域3aに部品の固有名、そのビン名お
よび真理値表が書き込まれる(ステップD)。
Then, when the operator follows these requests by operating a pointing device such as a mouse (not shown) or the keyboard 7, in steps B and C), the proper name of the part, Its bin name and truth table are written (step D).

真理値表作成モジュール2は、この処理を他のモードが
指定されるまで繰り返す。
The truth table creation module 2 repeats this process until another mode is designated.

第5図は本実施例装置におけるネットリスト作成時の動
作を示す流れ図である。
FIG. 5 is a flowchart showing the operation when creating a netlist in the apparatus of this embodiment.

まずネットリストの作成モードが選択されるとくステッ
プA)、CPU6がネットリスト作成モジュール4に制
御を移行させる。
First, when the netlist creation mode is selected, in step A), the CPU 6 transfers control to the netlist creation module 4.

ネットリスト作成モジュール4は機能図データベース3
を読み出し、各部品単位のネットリストを作成する。
Netlist creation module 4 is functional diagram database 3
Read out and create a netlist for each component.

このとき入力が未結線の部品があった場合には、CPU
6が論理式作成モジュール5に制御を移行させる。
At this time, if there is a component whose input is not connected, the CPU
6 transfers control to the logical formula creation module 5.

論理式作成モジュール5は、結線されていないビンの入
力を真理値表記憶領域3aから、部品の固有名、ピン名
等をキーワードとして読み出しくステップB)、制御を
ネットリスト作成モジュール4に戻す。
The logical formula creation module 5 reads out the input of unconnected bins from the truth table storage area 3a using the unique names of parts, pin names, etc. as keywords (step B), and returns control to the netlist creation module 4.

ネットリスト作成モジュール4は、論理式作成モジュー
ル5において得られた論理式と機能図データベース3の
他の領域に格納されている要素情報とを組合せてネット
リストを作成する(ステップC)、このネットリストの
作成処理はすべての部品に対して行なわれる。
The netlist creation module 4 creates a netlist by combining the logical formula obtained in the logical formula creation module 5 with element information stored in other areas of the functional diagram database 3 (step C). List creation processing is performed for all parts.

第6図は本実施例装置における論理式作成時の動作を示
す図である。
FIG. 6 is a diagram showing the operation when creating a logical formula in the apparatus of this embodiment.

この図から分るように、論理式作成モジュール5は、ま
ず真理値表TNから各ケースを満たす項(最小項)を抽
出してそれぞれの論理積を求め、求めた論理積の論理和
を求める。
As can be seen from this figure, the logical formula creation module 5 first extracts terms (minimum terms) that satisfy each case from the truth table TN, calculates the logical product of each case, and calculates the logical sum of the logical products. .

例えばケース1では信号11がルベル、信号12がルベ
ル、信号I3がOレベルのとき、対象となっている部品
のビンがアクティブになることを示しているので、信号
I、、I2および13の論理積をとる。これはケー、ス
2についても同様である。
For example, in case 1, when signal 11 is level, signal 12 is level, and signal I3 is O level, it indicates that the bin of the target component becomes active, so the logic of signals I, , I2, and 13 is Take the product. The same applies to cases 2 and 2.

一方ケース3では、信号11が不定、信号■2が0レベ
ル、・信号I3がルベルのとき、対象となっ、ている部
品のビンがアクティブになることを示しているので、信
号I2、Iffの論理積をとる。
On the other hand, in case 3, when signal 11 is indeterminate, signal 2 is 0 level, and signal I3 is level, this indicates that the bin of the target component becomes active. Take a logical product.

このように全てのケースについて、論理が不定にされて
いない項だけを抽出してそれぞれの論理積な求め(AN
)、最終的に各論理積の論理和を求めるのである(BN
)。
In this way, for all cases, we extract only the terms whose logic is not indeterminate and perform the logical product calculation (AN
), and finally find the logical sum of each logical product (BN
).

かくして本実施例システムでは、制御系の回路を入力す
る場合、オペレータがゲートを示す図形を配置しなり、
ゲート間の結線を行なう必要がなく、箔単な真理値表を
入力するだけでよい。
Thus, in the system of this embodiment, when inputting a control system circuit, the operator places a figure indicating a gate,
There is no need to make connections between gates, just input a simple truth table.

なお本実施例装置は、従来装置のようにゲートを示す図
形を入力するモードを併設し、ゲートを示す図形による
入力と真理値表形式による入力とを任意に選択できるよ
うにするとよい。
It is preferable that the apparatus of this embodiment is also provided with a mode for inputting a figure representing a gate, as in the conventional apparatus, so that input using a figure representing a gate or input using a truth table format can be arbitrarily selected.

[発明の効果] 以上説明したように本発明の機能設計図作成支援装置は
、真理値表形式で論理仕様を入力することができるので
、制御系の回路を含んだ機能設計図を極めて効率良く作
成することができる。
[Effects of the Invention] As explained above, the functional design diagram creation support device of the present invention can input logic specifications in the form of a truth table, so it can extremely efficiently create functional design diagrams including control system circuits. can be created.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例装置の構成を示すブロック図
、第2図は同実施例装置における真理値表記憶領域に格
納される情報の内容を示す図、第3図は同実施例装置に
おいて制御系の回路を入力する際の表示状態を示す図、
第4図は真理値表入力時における同実施例装置の動作を
示す流れ図、第5図はネットリスト作成時における同実
施例装置の動作を示す流れ図、第6図は論理式作成時に
おける同実施例装置の動作を示す流れ図、第7図は従来
の機能設計図作成支援装置において制御系の回路を入力
する際の表示状態を示す図である。 1・・・・・・・・・画面エディタ 2・・・・・・・・・真理値表作成モジュール3・・・
・・・・・・機能図データベース3a・・・・・・真理
値表記憶領域 4・・・・・・・・・ネットリスト作成モジュール5・
・・・・・・・・論理式作成モジュール6・・・・・・
・・・CPU 7・・・・・・・・・キーボード 出願人      株式会社 東芝 代理人 弁理士  須 山 佐 − 第1図 第2図 第3図 第4図      第5図 第6図
FIG. 1 is a block diagram showing the configuration of a device according to an embodiment of the present invention, FIG. 2 is a diagram showing the contents of information stored in the truth table storage area in the device according to the embodiment, and FIG. 3 is a diagram showing the same embodiment. A diagram showing the display state when inputting the control system circuit in the device,
FIG. 4 is a flowchart showing the operation of the device of the embodiment when inputting a truth table, FIG. 5 is a flowchart showing the operation of the device of the embodiment when creating a netlist, and FIG. 6 is a flowchart showing the operation of the device of the embodiment when creating a logical formula. FIG. 7, a flowchart showing the operation of the example device, is a diagram showing a display state when inputting a control system circuit in a conventional functional design drawing creation support device. 1...Screen editor 2...Truth table creation module 3...
...Functional diagram database 3a...Truth table storage area 4...Netlist creation module 5.
......Logical formula creation module 6...
・・・CPU 7・・・・・・・・・Keyboard Applicant Toshiba Corporation Patent Attorney Sa Suyama - Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] (1)機能設計図の要素情報が格納されている要素情報
格納手段と、真理値表形式の論理仕様を入力する入力手
段と、前記論理仕様を展開して論理式を作成する論理式
作成手段と、前記要素情報格納手段に格納されている要
素情報と前記論理式作成手段が作成した論理式とを結合
してネットリストを作成するネットリスト作成手段とを
備えてなることを特徴とする機能設計図作成支援装置。
(1) Element information storage means that stores element information of a functional design diagram, input means that inputs logical specifications in truth table format, and logical expression creation means that develops the logical specifications and creates logical expressions. and netlist creation means for creating a netlist by combining the element information stored in the element information storage means and the logical formula created by the logical formula creation means. Blueprint creation support device.
JP62107758A 1987-04-30 1987-04-30 Function design diagram production aid equipment Pending JPS63273169A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62107758A JPS63273169A (en) 1987-04-30 1987-04-30 Function design diagram production aid equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62107758A JPS63273169A (en) 1987-04-30 1987-04-30 Function design diagram production aid equipment

Publications (1)

Publication Number Publication Date
JPS63273169A true JPS63273169A (en) 1988-11-10

Family

ID=14467240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62107758A Pending JPS63273169A (en) 1987-04-30 1987-04-30 Function design diagram production aid equipment

Country Status (1)

Country Link
JP (1) JPS63273169A (en)

Similar Documents

Publication Publication Date Title
JP3027009B2 (en) Design capture system
US5557774A (en) Method for making test environmental programs
JPH07200642A (en) Delay time calculating device for semiconductor integrated circuit
US5517604A (en) Data input/output process and design supporting process
JPS63273169A (en) Function design diagram production aid equipment
JP3134132B2 (en) Automatic logic circuit generator
JP3476688B2 (en) Netlist generation method and netlist generation device
JP2714015B2 (en) Logic circuit synthesizer
JPS63137451A (en) Cad system
JPH0471072A (en) Method for simulating analog/digital mixed integrated circuit
JPS6362073A (en) Delay observing device
Morris et al. Structured abstract schematics
Ferrari et al. A computer-aided approach to integrated circuit layout design
JP3183581B2 (en) Logic circuit automatic generation device and logic verification device
JPH0778195A (en) Data updating system in circuit design cad
JPH0415873A (en) Control method for test pattern for logical circuit simulation
JPH03116223A (en) Screen control system for input of variable length data
JPS6029865A (en) Logical simulation system by history registration
JPH06215061A (en) Semiconductor integrated circuit analytic system
JPH01169578A (en) Network list conversion system for lsi design
JPH03147072A (en) Mask data preparing system for semiconductor manufacture
JPH03198159A (en) Logical inspecting device
JPH1021271A (en) Logic circuit design supporting system
JPH0363878A (en) Lsi design supporting system
JPH0410167A (en) Design device of logic circuit