JPS63258229A - Control circuit of constant speed travel device for vehicle - Google Patents

Control circuit of constant speed travel device for vehicle

Info

Publication number
JPS63258229A
JPS63258229A JP9415887A JP9415887A JPS63258229A JP S63258229 A JPS63258229 A JP S63258229A JP 9415887 A JP9415887 A JP 9415887A JP 9415887 A JP9415887 A JP 9415887A JP S63258229 A JPS63258229 A JP S63258229A
Authority
JP
Japan
Prior art keywords
transistor
transistors
circuit
drive circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9415887A
Other languages
Japanese (ja)
Other versions
JPH0773985B2 (en
Inventor
Katsumitsu Kurihara
栗原 功光
Masahiko Asakura
正彦 朝倉
Kazuhiko Tachikawa
和彦 立川
Mitsuru Matsui
満 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Mitsuba Corp
Original Assignee
Honda Motor Co Ltd
Mitsuba Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Mitsuba Electric Manufacturing Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP62094158A priority Critical patent/JPH0773985B2/en
Priority to US07/129,257 priority patent/US4924397A/en
Publication of JPS63258229A publication Critical patent/JPS63258229A/en
Publication of JPH0773985B2 publication Critical patent/JPH0773985B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls For Constant Speed Travelling (AREA)
  • Control Of Vehicle Engines Or Engines For Specific Uses (AREA)

Abstract

PURPOSE:To prevent a dead-short condition among transistors in a drive circuit by making transistors non-alive in an acceleration drive circuit for an actuator, depending upon abnormal output from a watch dog timer circuit, when a control means becomes uncontrollable. CONSTITUTION:At the time of constant speed travel, output signals from output terminals CT3 to CT6 are sometimes not determined when CPU 7 is abnormal. And when an ON-signal is outputted concurrently from the terminals CT3 and CT6, transistors Q3 and Q6 concurrently become alive, thereby causing a dead- short state. In this abnormal state, a transistor Q11 turns ON and a magnet clutch 22 turns OFF. As a result, not only an actuator turns into a non-drive state, but also transistors Q4 and Q7 for an acceleration drive circuit turn OFF, thereby preventing a flow of dead-short currents between the transistors Q3 and Q6, and Q4 and Q5.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、車輌用定速走行装置の制御回路に関する。[Detailed description of the invention] <Industrial application field> The present invention relates to a control circuit for a constant speed traveling device for a vehicle.

〈従来の技術〉 一般に、車輌の速度を所定の設定速度に維持するための
定速走行装置が種々公知となっている。
<Prior Art> In general, various constant speed traveling devices for maintaining the speed of a vehicle at a predetermined set speed are known.

このような定速走行装置によれば、アクセルペダルを操
作して所望の車速に達した時にセットスイッチを操作す
ることにより、アクセルペダルと同様の動作をするアク
チュエータが作動し、以後アクセルペダルから足を離し
ても車速を設定速度に維持することができる。
According to such a constant speed traveling device, by operating the set switch when the accelerator pedal is operated and the desired vehicle speed has been reached, an actuator that operates in the same way as the accelerator pedal is activated, and from then on, the foot is removed from the accelerator pedal. The vehicle speed can be maintained at the set speed even if the button is released.

このような定速走行装置のアクチュエータには、比較的
コンパクトな構成であり、かつ精度良く制御し得るモー
タ式アクチュエータを用いたものがある。このモータ式
アクチュエータにより加減速を行う制御回路にあっては
、モータの駆動回路をトランジスタブリッジ回路を用い
て構成することが考えられる。
Some actuators for such constant-speed traveling devices use motor-type actuators that have a relatively compact configuration and can be controlled with high precision. In a control circuit that performs acceleration and deceleration using this motor-type actuator, it is conceivable to configure the motor drive circuit using a transistor bridge circuit.

このような定速走行装置にあっては、フェイルセーフ機
能として、異常検出回路としてのつAフチドグ91フ回
路を設けておき、制御手段としてのCPUが暴走した際
にはそのウオッチドグタイマ回路からの異常出力により
クラッチ駆動回路をオフして、アクチュエータの出力軸
に設けられたマグネットクラッチを切り、アクチュエー
タが作動しないようにしている。従って、装置としての
異常が避けられることとなる。
In such a constant speed traveling device, as a fail-safe function, an A-edge dog 91 circuit is provided as an abnormality detection circuit, and when the CPU as a control means goes out of control, the watchdog timer circuit When the abnormal output occurs, the clutch drive circuit is turned off and the magnetic clutch installed on the output shaft of the actuator is disengaged, preventing the actuator from operating. Therefore, abnormalities in the device can be avoided.

ところで、アクチュエータのモータ駆動回路にあっては
、CPUが暴走した際にはCPUの出力として論理回路
の全ての組合わせによる出力が考えられるため、トラン
ジスタ同士が所謂デッドショートを起こして、トランジ
スタが破壊すると云う問題がおる。
By the way, in the motor drive circuit of an actuator, when the CPU goes out of control, all combinations of logic circuits can be output as the CPU output, so a so-called dead short occurs between the transistors and the transistors are destroyed. Then there is a problem.

そこで、トランジスタブリッジ回路によるモータの正逆
転駆動回路には、例えば特開昭57−119682号明
細書に開示されているように、同時(こ導通すべきでな
い2個のトランジスタ間に、一方の導通により他方を非
導通状態にする保護回路を設けて、所謂デッドショート
によるトランジスタの破壊を防止するようにすることが
考えられている。
Therefore, in a motor forward/reverse drive circuit using a transistor bridge circuit, for example, as disclosed in Japanese Patent Laid-Open No. 57-119682, it is necessary to simultaneously It has been considered to provide a protection circuit that renders the other non-conductive to prevent the destruction of the transistor due to a so-called dead short circuit.

しかしながら、前記したトランジスタ保護回路にあって
は、モータ駆動電流が保護回路中を流れるため、保護回
路をパワートランジスタ等による大型の素子を用いて構
成する必要があり、部品コス1〜が比較的高くなる等の
問題を生じる虞れがある。
However, in the transistor protection circuit described above, since the motor drive current flows through the protection circuit, the protection circuit must be constructed using large elements such as power transistors, and the component cost is relatively high. There is a risk that problems such as

また、CPUの暴走などの異常時には、トランジスタブ
リッジ回路のトランジスタ間に、アクチュエータの加速
用駆動回路がオンするような導通、非導通状態を生じる
可能性もあり、その場合にはアクチュエータのモータが
加速側に回転することとなる。この場合でも、前記した
ようにクラッチ駆動回路がオフしているため、アクチュ
エータの誤作動は避けられるが、モータが加速側に回転
してしまうことは好ましくないという問題がおる。
In addition, in the event of an abnormality such as a runaway CPU, there is a possibility that conduction or non-conduction may occur between the transistors of the transistor bridge circuit, such as turning on the actuator acceleration drive circuit, and in that case, the actuator motor will accelerate. It will rotate to the side. Even in this case, since the clutch drive circuit is turned off as described above, malfunction of the actuator can be avoided, but there is a problem in that it is undesirable for the motor to rotate in the acceleration direction.

〈発明が解決しようとする問題点〉 このような従来技術の問題点に鑑み、本発明の主な目的
は、制御手段が暴走した際でもアクチュエータ駆動回路
のトランジスタの破壊を防止すると共に、アクチュエー
タが加速側に駆動することを防止し得る車輌用定速走行
装置の制御回路を提供することにある。
<Problems to be Solved by the Invention> In view of these problems in the prior art, the main purpose of the present invention is to prevent the transistors of the actuator drive circuit from being destroyed even when the control means goes out of control, and to prevent the actuator from being damaged. It is an object of the present invention to provide a control circuit for a constant speed traveling device for a vehicle that can prevent the vehicle from being driven to the acceleration side.

く問題点を解決するための手段〉 このような目的は、本発明によれば車速を設定車速に保
持するべく演算制御を行い制御信号を発生する制御手段
と、前記制御信号に基づき車速制御動作を行うアクチュ
エータを駆動するための加速用及び減速用駆動回路とを
有する車輌用定速走行装置の制御回路であって、前記制
御回路が、異常検出回路を有していると共に、前記異常
検出回路の異常出力により前記加速用駆動回路の駆動用
トランジスタを非導通状態にし、かつ前記減速用駆動回
路の駆動用トランジスタを導通状態にすることを特徴と
する車輌用定速走行装置の制御回路を提供することによ
り達成される。
Means for Solving the Problems According to the present invention, the present invention provides a control means for performing calculation control and generating a control signal to maintain the vehicle speed at a set vehicle speed, and a control means for generating a control signal based on the control signal. A control circuit for a constant speed traveling device for a vehicle having an acceleration and deceleration drive circuit for driving an actuator that performs Provided is a control circuit for a constant speed traveling device for a vehicle, characterized in that the drive transistor of the acceleration drive circuit is made non-conductive and the drive transistor of the deceleration drive circuit is made conductive due to an abnormal output. This is achieved by

〈作用〉 このように、制御手段が暴走した際には、ウオッチドグ
タイマ回路の異常出力によりアクチュエータの加速用駆
動回路のトランジスタが非導通状態となるため、駆動回
路中のトランジスタ同士にデッドショート状態が生じる
ことを防止できる。
<Function> As described above, when the control means goes out of control, the transistors in the drive circuit for accelerating the actuator become non-conductive due to the abnormal output of the watchdog timer circuit, resulting in a dead short between the transistors in the drive circuit. can be prevented from occurring.

更に、減速用駆動回路がオン状態となるため、アクチュ
エータを減速側に作動することができる。
Further, since the deceleration drive circuit is turned on, the actuator can be operated to the deceleration side.

〈実施例〉 以下、本発明の好適実施例を添附の図面について詳しく
説明する。
<Embodiments> Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は本発明に基づく車輌用定速走行装置の概略の構
成を示す回路図である。この定速走行装置の制御は、コ
ントロールユニット1を介して行われるが、コントロー
ルユニット1内には安定化電源回路2、入力制御回路3
、入出力制御回路4、アクチュエータ駆動回路5、モー
タ電流検出回路6、及びこれらの回路と接続されて演算
処理するCPU等が設けられている。
FIG. 1 is a circuit diagram showing a general configuration of a constant speed traveling device for a vehicle based on the present invention. Control of this constant speed traveling device is performed via a control unit 1, and the control unit 1 includes a stabilizing power supply circuit 2, an input control circuit 3,
, an input/output control circuit 4, an actuator drive circuit 5, a motor current detection circuit 6, and a CPU that is connected to these circuits and performs arithmetic processing.

コントロールユニット1の端子T1には、電源としての
バッテリ8から供給される電圧が、イブ。
The terminal T1 of the control unit 1 is supplied with voltage from the battery 8 as a power source.

ニツションスイッチ9、ヒユーズ10、メインスイッチ
11を介して供給されている。また、メインスイッチ1
1と端子T1との間には一端を接地されたメインランプ
12の他端が接続されている。
The power is supplied via the intake switch 9, the fuse 10, and the main switch 11. Also, main switch 1
The main lamp 12 has one end grounded and the other end connected between the main lamp 12 and the terminal T1.

コントロールユニット1内にあっては、端子T1には電
源回路2が接続されており、電源回路2内にて安定化さ
れた電圧がCPU7に供給される。
Inside the control unit 1, a power supply circuit 2 is connected to the terminal T1, and a voltage stabilized within the power supply circuit 2 is supplied to the CPU 7.

尚、コントロールユニット1の他の回路の電源用として
、端子T1と電源回路2との間には電源端子vb、及び
電源回路2には安定化電源端子VCがそれぞれ設けられ
ている。
In addition, for power supply of other circuits of the control unit 1, a power supply terminal vb is provided between the terminal T1 and the power supply circuit 2, and a stabilized power supply terminal VC is provided in the power supply circuit 2, respectively.

入力制御回路3には車速センサ13からの信号が端子T
2を介して入力されると共に、共通のヒ゛ユーズ14を
介してバッテリ8と接続されたセットスイッチ15及び
リジュームスイッチ16からの信号がそれぞれ端子T3
、T4を介して入力されており、入力制御回路3を経た
各信号がCPU7に入力される。
The input control circuit 3 receives a signal from the vehicle speed sensor 13 through a terminal T.
Signals from the set switch 15 and the resume switch 16, which are input through the terminal T3 and connected to the battery 8 through the common fuse 14, are respectively input to the terminal T3.
, T4, and each signal that has passed through the input control circuit 3 is input to the CPU 7.

更に、コントロールユニット1にはその制御入力として
、図示されないブレーキペダルに付設されたブレーキス
イッチ18の接点S1及びS2からの信号が端子T5及
びT6を介して入力される。
Further, signals from contacts S1 and S2 of a brake switch 18 attached to a brake pedal (not shown) are inputted to the control unit 1 as control inputs through terminals T5 and T6.

接点S1は常時間接点であり、バッテリ8とイグニッシ
ョンスイッチ9との間から分岐して設けられたヒユーズ
17と端子T5との間に接続されており、接点S2は常
時閉接点であり、メインスイッチ11及び端子T1の間
と端子T6との間に接続されている。また、別の制御入
力として、図示されないクラッチペダルに付設されたク
ラッチスイッチ19からの信号が端子T7を介して入力
される。尚、端子T5にはブレーキランプ20が接続さ
れている。
The contact S1 is a normally closed contact and is connected between the terminal T5 and a fuse 17 that is branched from between the battery 8 and the ignition switch 9. The contact S2 is a normally closed contact and is connected to the main switch. 11 and terminal T1, and between terminal T6. Further, as another control input, a signal from a clutch switch 19 attached to a clutch pedal (not shown) is input via terminal T7. Note that the brake lamp 20 is connected to the terminal T5.

コントロールユニットの端子T8〜T10はモータ式ア
クヂュエータ21と接続されており、端子T8がアクチ
ュエータ21に内蔵されたマグネットクラッチ22のコ
イル22aと接続され、端子T9及びT10がモータ2
3にそれぞれ接続されている。このアクチュエータ21
は、モータ23を正逆転することにより、マグネットク
ラッチ22を介して一体作動することとなる図示されな
いリンケージを介して、同じく図示されないアクセルペ
ダルを駆動している。尚、端子T10は車輌を加速する
側の出力端子であり、端子T10とモータ23との間に
はモータ23のオーバーラン防止用のリミットスイッチ
24が接続されている。
Terminals T8 to T10 of the control unit are connected to the motor actuator 21, terminal T8 is connected to the coil 22a of the magnetic clutch 22 built in the actuator 21, and terminals T9 and T10 are connected to the motor 21.
3 are connected to each other. This actuator 21
By rotating the motor 23 in the forward and reverse directions, the accelerator pedal, also not shown, is driven via a linkage, not shown, which is integrally operated via the magnetic clutch 22. Note that the terminal T10 is an output terminal for accelerating the vehicle, and a limit switch 24 for preventing overrun of the motor 23 is connected between the terminal T10 and the motor 23.

また、端子T9は車輌を減速する側の出力端子である。Further, the terminal T9 is an output terminal for decelerating the vehicle.

更に、コントロールユニット1は端子T11を介して接
地されている。
Furthermore, the control unit 1 is grounded via the terminal T11.

コントロールユニット1内にあっては、端子T5〜T8
がそれぞれ入出力制御回路4を介してCPU7と接続さ
れている。即ち、端子T5からブレーキスイッチ18の
接点S1信号が、同様に端子T6から接点S2信号が、
それぞれ入出力制御回路4を介してCPU7に入力され
ることとなる。
In the control unit 1, terminals T5 to T8
are connected to the CPU 7 via the input/output control circuit 4, respectively. That is, the contact S1 signal of the brake switch 18 is transmitted from the terminal T5, and the contact S2 signal is similarly transmitted from the terminal T6.
Each signal is input to the CPU 7 via the input/output control circuit 4.

端子T6にはトランジスタQ1のエミッタが接続されて
おり、トランジスタQ1のコレクタが端子T8に接続さ
れている。また、トランジスタQ1のエミッタ及びコレ
クタ間には定電圧ダイオードZDが接続されている。ト
ランジスタQ1のエミッタ及びベース間には抵抗R1が
接続されていると共に、トランジスタQ1のベースが抵
抗R2及びダイオードD1を介して、エミッタ接地され
たトランジスタQ2のコレクタと接続されている。
The emitter of the transistor Q1 is connected to the terminal T6, and the collector of the transistor Q1 is connected to the terminal T8. Further, a constant voltage diode ZD is connected between the emitter and collector of the transistor Q1. A resistor R1 is connected between the emitter and base of the transistor Q1, and the base of the transistor Q1 is connected to the collector of the transistor Q2 whose emitter is grounded via a resistor R2 and a diode D1.

尚、ダイオードD1はトランジスタQ1のベースからト
ランジスタQ2のコレクタに向けて電流を流す向きに接
続されている。また、マグネットクラッチ22人力信号
用として、トランジスタQ1のコレクタが入出力制御回
路4を介してCPLJ7と接続されている。
Note that the diode D1 is connected in such a direction that current flows from the base of the transistor Q1 to the collector of the transistor Q2. Further, the collector of the transistor Q1 is connected to the CPLJ7 via the input/output control circuit 4 for the human power signal of the magnetic clutch 22.

トランジスタQ2のベースは、抵抗R3を介して接地さ
れていると共に、抵抗R4を介してCPU7の端子CT
Iとも接続されている。この端子CT1からの出力信号
に応じて、トランジスタQ2と01とがオンして、マグ
ネットクラッチ22のコイル22aがオンまたはオフす
ることとなる。
The base of the transistor Q2 is grounded via a resistor R3, and is also connected to a terminal CT of the CPU7 via a resistor R4.
It is also connected to I. In response to the output signal from the terminal CT1, transistors Q2 and 01 are turned on, and the coil 22a of the magnetic clutch 22 is turned on or off.

アクチュエータ駆動回路5には、CPU7の制御出力信
号によりモータ23を正逆転するために、公知のトラン
ジスタブリッジ回路が構成されている。即ち、図に良く
示されているように、加速用駆動回路25を構成するト
ランジスタQ3のコレクタが端子T10、リミットスイ
ッチ24、モータ23、端子T9を介してトランジスタ
Q4のコレクタと接続されており、加速時の電流がこの
順に流れると共に、減速用駆動回路26を構成するトラ
ンジスタQ5のコレクタが端子T9、モータ23、リミ
ットスイッチ24、端子T10を介してトランジスタQ
6のコレクタと接続されており、減速時の電流がこの順
に流れることとなる。
The actuator drive circuit 5 includes a known transistor bridge circuit in order to rotate the motor 23 in the forward and reverse directions based on the control output signal of the CPU 7. That is, as clearly shown in the figure, the collector of the transistor Q3 constituting the acceleration drive circuit 25 is connected to the collector of the transistor Q4 via the terminal T10, the limit switch 24, the motor 23, and the terminal T9. The current during acceleration flows in this order, and the collector of the transistor Q5 constituting the deceleration drive circuit 26 is connected to the transistor Q via the terminal T9, the motor 23, the limit switch 24, and the terminal T10.
6, and current during deceleration flows in this order.

この1〜プランスタブリッジ回路の電源としては、端子
T6からダイオードD2を介して、トランジスタQ3の
エミッタに電圧が供給されると共に、電源端子Vbから
ダイオードD3を介して、トランジスタQ5のエミッタ
に電圧が供給される。また、トランジスタQ4及びQ6
のそれぞれのエミッタがモータ電流検出回路6を介して
接地されている。このモータ電流検出回路6はCPtJ
7の端子CT2とも接続されている。
As a power source for this 1-plane star bridge circuit, a voltage is supplied from the terminal T6 to the emitter of the transistor Q3 via the diode D2, and a voltage is supplied from the power supply terminal Vb to the emitter of the transistor Q5 via the diode D3. Supplied. Also, transistors Q4 and Q6
The emitters of each are grounded via a motor current detection circuit 6. This motor current detection circuit 6 is CPtJ
It is also connected to the terminal CT2 of No.7.

尚、前記したように加速用駆動回路25の電源電圧が端
子T6から供給されているため、ブレーキ操作により定
速走行を解除する際には、加速用駆動回路25への電圧
がブレーキスイッチ18により確実に遮断されることと
なる。
As described above, since the power supply voltage of the acceleration drive circuit 25 is supplied from the terminal T6, when the constant speed traveling is canceled by brake operation, the voltage to the acceleration drive circuit 25 is supplied by the brake switch 18. It will definitely be blocked.

トランジスタQ3及びQ5にはダイオードD4及びD6
がそれぞれカソードをエミッタに、アノードをコレクタ
に向けて接続されていると共に、トランジスタQ4及び
Q6にはダイオードD5及びD7がそれぞれカソードを
コレクタに、アノードをエミッタに向けて接続されてい
る。各トランジスタ03〜Q6のエミッタとベースとの
間にはそれぞれ抵抗R5〜R8が接続されており、各ト
ランジス903〜Q6のベースには抵抗R9〜R12を
介してトランジスタQ7〜Q10のコレクタがそれぞれ
接続されている。そして、トランジスタQ7及びQ9の
エミッタが接地されていると共に、それぞれのベースも
抵抗R13及びR15を介して接地されている。また、
トランジスタQ8及びQIOのエミッタが安定化電源端
子VCと接続されていると共に、それぞれのベースも抵
抗R14及びR16を介して安定化電源端子VCと接続
されている。更に、各トランジスタ07〜Q10のベー
スがそれぞれ抵抗R17〜R20を介してCPU7の信
号出力端子CT3〜CT6と接続されている。
Transistors Q3 and Q5 have diodes D4 and D6.
are connected to the transistors Q4 and Q6 with their cathodes facing the emitters and their anodes facing the collectors, respectively, and diodes D5 and D7 are connected to the transistors Q4 and Q6, respectively, with their cathodes facing the collectors and their anodes facing the emitters. Resistors R5 to R8 are connected between the emitter and base of each transistor 03 to Q6, respectively, and the collectors of transistors Q7 to Q10 are connected to the base of each transistor 903 to Q6 via resistors R9 to R12, respectively. has been done. The emitters of transistors Q7 and Q9 are grounded, and their bases are also grounded via resistors R13 and R15. Also,
The emitters of the transistors Q8 and QIO are connected to the stabilized power supply terminal VC, and their bases are also connected to the stabilized power supply terminal VC via resistors R14 and R16. Furthermore, the bases of the transistors 07-Q10 are connected to signal output terminals CT3-CT6 of the CPU 7 via resistors R17-R20, respectively.

ところで、前記したマグネッj〜クラッチ22駆動用ト
ランジスタQ2のベースは、債記する異常検出回路とし
てのウオッチドグタイマ回路27のエミッタ接地された
トランジスタQ11のコレクタに、ダイオードD8を介
して接続されている。
By the way, the base of the transistor Q2 for driving the magnet J to clutch 22 is connected to the collector of the transistor Q11, whose emitter is grounded, of the watchdog timer circuit 27 as an abnormality detection circuit, via a diode D8. .

従って、トランジスタQ11がオンすることにより、ト
ランジスタQ2のベースがダイオードD8を介して接地
される。
Therefore, by turning on transistor Q11, the base of transistor Q2 is grounded via diode D8.

次に、ウオッチドグタイマ回路27の構成を以下に示す
。CPU7の端子CT7からは、通常時には例えば4H
2のパルス波が出力されているが、異常時にはパルス波
が出力されなくなりOvまたは5vのDCレベル出力が
出されるか、或いはCPU7内の基準クロックに応じて
発生する例えば400 k l−(Zの高周波パルスが
出力される。この端子CT7には、コンデンサC1及び
抵抗R2′1を介して、エミッタ接地された1〜ランジ
スタQ12のベースが接続されている。尚、トランジス
タQ12のベースはコンデンサC2と抵抗R22とを並
列に介して接地されている。また、トランジスタQ12
のコレクタがトランジスタQ13のベースと接続されて
いる。トランジスタQ13のコレクタが安定化電源端子
Vcと接続されていると共に、抵抗R23を介してベー
スとも接続されてあり、ベースがコンデンサC3を介し
て接地されている。そして、トランジスタQ13のエミ
ッタが前記したトランジスタQ11のベースに接続され
ている。
Next, the configuration of the watchdog timer circuit 27 will be shown below. Normally, for example, 4H is output from terminal CT7 of CPU7.
2 pulse waves are output, but in the event of an abnormality, the pulse waves are no longer output and a DC level output of Ov or 5V is output, or for example 400 k l-(Z of A high frequency pulse is output.This terminal CT7 is connected to the bases of transistors Q12 to 1 whose emitters are grounded via a capacitor C1 and a resistor R2'1.The bases of transistors Q12 and C2 are connected to each other. It is grounded via the resistor R22 in parallel. Also, the transistor Q12
The collector of is connected to the base of transistor Q13. The collector of the transistor Q13 is connected to the stabilized power supply terminal Vc, and also connected to the base via a resistor R23, and the base is grounded via a capacitor C3. The emitter of the transistor Q13 is connected to the base of the transistor Q11 described above.

このようにして構成されたウオッチドグタイマ回路27
にあっては、コンデンサC1、抵抗R21、コンデン+
JC2及び抵抗R22により、所謂バンドパスフィルタ
が構成されており、通常時に端子CT7から出力される
4H2のパルス波を通すが、異常時に出力されるDCレ
ベルまたは高周波パルスを遮断するように設計されてい
る。従って、通常時にはトランジスタQ12がオンオフ
を繰返すことから、コンデンサC3の充電時定数を比較
的大きくしておくことにより、コンデンサC3が充電完
了にならず、トランジスタQ13がオンしないため、I
・ランジスタQllがオフ状態に保持される。異常時に
は、トランジスタQ12がオフ状態に保持されるため、
コンデンサC3が充電完了後にトランジスタQ13がオ
ンして、トランジスタQ11がオンすることとなる。
Watchdog timer circuit 27 configured in this way
, capacitor C1, resistor R21, capacitor +
JC2 and resistor R22 constitute a so-called band-pass filter, which passes the 4H2 pulse wave output from terminal CT7 during normal times, but is designed to block DC level or high-frequency pulses output during abnormal conditions. There is. Therefore, since the transistor Q12 repeats on and off normally, by making the charging time constant of the capacitor C3 relatively large, the capacitor C3 will not be fully charged and the transistor Q13 will not be turned on.
- Transistor Qll is kept off. In the event of an abnormality, transistor Q12 is held in the off state, so
After capacitor C3 is fully charged, transistor Q13 is turned on, and transistor Q11 is turned on.

ところで、加速用駆動回路25のトランジスタQ7のベ
ースとウオッチドグタイマ回路27のトランジスタQ1
1のコレクトとの間には、ダイオードD9がトランジス
タQ7のベースからトランジスタQ11の]レクタに向
けて電流を流す向きに、接続されている。トランジスタ
Q4のベースと1〜ランジスタQ11のコレクタとの間
にも、同様の向きにダイオードD10が接続されている
By the way, the base of the transistor Q7 of the acceleration drive circuit 25 and the transistor Q1 of the watchdog timer circuit 27
A diode D9 is connected between the collector of the transistor Q7 and the collector of the transistor Q11 in such a direction that current flows from the base of the transistor Q7 to the collector of the transistor Q11. A diode D10 is connected in the same direction between the base of the transistor Q4 and the collectors of the transistors 1 to Q11.

また、減速用駆動回路26のトランジスタQ5のベース
には、トランジスタQ6のベースにエミッタ接続された
1−ランジスタQ14のコレクタが、抵抗R24を介し
て接続されている。電源端子VbにはトランジスタQ1
5のエミッタが接続されており、このトランジスタQ1
5のコレクタとトランジスタQ14のベースとが、抵抗
R26を介して接続されている。更に、トランジスタQ
15のベースには抵抗R27が接続されており、その抵
抗R27とトランジスタQ11のコレクタとの間にはダ
イオードD11が、トランジスタQ11のコレクタに向
けて電流を流す向きに、接続されている。
Further, the base of the transistor Q5 of the deceleration drive circuit 26 is connected to the collector of a 1-transistor Q14 whose emitter is connected to the base of the transistor Q6 via a resistor R24. A transistor Q1 is connected to the power supply terminal Vb.
The emitter of transistor Q1 is connected to
The collector of transistor Q14 and the base of transistor Q14 are connected through a resistor R26. Furthermore, transistor Q
A resistor R27 is connected to the base of the transistor Q15, and a diode D11 is connected between the resistor R27 and the collector of the transistor Q11 in such a direction that current flows toward the collector of the transistor Q11.

このようにして構成されたアクチュエータ駆動回路5に
あっては、前記したように異常時には1−ランジスタQ
11がオンして、ダイオードD9、D10@介して、各
1〜ランジスタQ2、Q4及びQ7のベースが接地され
るため、CPU7の端子CT’l、CT3、及びCT4
の出力状態に関わらず、各1ヘランジスタQ2、Q4及
びQ7が非導通状態となる。また、トランジスタQ11
がオンすることにより、1〜ランジスタQ15もオンし
て、Q14がオンするため、CPU7の端子CT5及び
CT6の出力状態に関わらず、トランジスタQ5及びQ
6がそれぞれ導通状態となる。従って、CPtJ7の異
常時には、マグネットクラッチ22駆動用トランジスタ
Q2がオフすると共に、加速用駆動回路25がオフ状態
となり、かつ減速用駆動回路26がオン状態となる。
In the actuator drive circuit 5 configured in this manner, as described above, in the event of an abnormality, 1 - transistor Q
11 is turned on, and the bases of transistors Q2, Q4, and Q7 are grounded through diodes D9 and D10, so that the terminals CT'l, CT3, and CT4 of CPU7 are grounded.
Irrespective of the output state of , each of the transistors Q2, Q4, and Q7 becomes non-conductive. In addition, the transistor Q11
When turned on, transistors Q1 to Q15 are also turned on and Q14 is turned on, so transistors Q5 and Q are turned on regardless of the output states of terminals CT5 and CT6 of CPU7.
6 becomes conductive. Therefore, when CPtJ7 is abnormal, the magnetic clutch 22 drive transistor Q2 is turned off, the acceleration drive circuit 25 is turned off, and the deceleration drive circuit 26 is turned on.

次に、このようにして構成された定速走行装置の動作に
ついて説明する。
Next, the operation of the constant speed traveling device configured in this manner will be explained.

イグニッションスイッチ9が閉じられた状態にてメイン
スイッチ11をオンすることにより、コン1−ロールユ
ニット1に電源電圧が供給されると共に、メインランプ
12が点灯する。そして、セットスイッチ15をオンし
て、例えばブレーキスイッチ18及びクラッチスイッチ
19などが操作されていないという条件を満たしている
と、車速レンサ13からの信号によりその時の車速を設
定車速としてCPU7が記憶する。
By turning on the main switch 11 with the ignition switch 9 closed, power supply voltage is supplied to the control unit 1 and the main lamp 12 is turned on. Then, when the set switch 15 is turned on and the condition is satisfied that, for example, the brake switch 18 and clutch switch 19 are not operated, the CPU 7 stores the vehicle speed at that time as the set vehicle speed based on a signal from the vehicle speed sensor 13. .

次に、設定車速と実車速との差に応じてアクチュエータ
21を駆動する際には、CPU7からマグネットクラッ
チ22をオンするための信号が出力されて、コイル22
aに通電されてマグネットクラッチ22が接続状態とな
る。そして、加速する際には、端子CT3及びCT4か
らトランジスタQ7及びQ8をオンする信号が出力され
、かつトランジスタQ9及びQ10をオフする信号が端
子CT5及びCT6から出力される。また、減速する際
には上記と逆の信号がそれぞれの端子から出力される。
Next, when driving the actuator 21 according to the difference between the set vehicle speed and the actual vehicle speed, the CPU 7 outputs a signal to turn on the magnetic clutch 22, and the coil 22
A is energized and the magnetic clutch 22 is brought into a connected state. When accelerating, a signal for turning on transistors Q7 and Q8 is output from terminals CT3 and CT4, and a signal for turning off transistors Q9 and Q10 is output from terminals CT5 and CT6. Furthermore, when decelerating, signals opposite to those described above are output from each terminal.

このようにして、アクチュエータ駆動回路5を介してモ
ータ25を正逆回転させ、実車速と設定車速とが概略一
致するように制御する。
In this way, the motor 25 is rotated in forward and reverse directions via the actuator drive circuit 5, and controlled so that the actual vehicle speed and the set vehicle speed approximately match.

尚、リジュームスイッチ16は、希望の車速まで上げた
い場合に押して離すことにより新たな設定車速をCPU
7に記憶させるためのものである。
In addition, when you want to increase the vehicle speed to a desired speed, press and release the resume switch 16 to set the new vehicle speed to the CPU.
This is to be stored in 7.

また、CPU7が例えばブレーキスイッチ18またはク
ラッチスイッチ19が操作されていることを検出した際
には、定速走行状態が解除されることとなる。この時、
減速する向きにアクチユエータ21を駆動するべく、C
PU7から減速信号がアクチュエータ駆動回路5に出力
されて、車輌が減速される。
Further, when the CPU 7 detects that the brake switch 18 or the clutch switch 19 is being operated, for example, the constant speed running state is canceled. At this time,
In order to drive the actuator 21 in the direction of deceleration, C
A deceleration signal is output from the PU 7 to the actuator drive circuit 5, and the vehicle is decelerated.

このようにして構成された定速走行装置にあっては、C
PU7の異常時には出力端子CT3〜CT6からの出力
信号が定まらない場合があり、例えば端子゛CT3とC
T6とから同時にオン信号が出力された場合には、トラ
ンジスタQ3と06とが同時に導通して所謂デッドショ
ート状態となり、1〜ランジスタQ3及びQ6が破壊す
る虞れを生じることとなる。
In the constant speed traveling device configured in this way, C
When PU7 is abnormal, the output signals from output terminals CT3 to CT6 may become unstable. For example, the output signals from terminals CT3 and C
If an on signal is output from transistor T6 at the same time, transistors Q3 and 06 become conductive at the same time, resulting in a so-called dead short condition, which may cause damage to transistors Q3 and Q6.

しかしながら、異常時には、前記したようにトランジス
タQ11がオンして、マグネットクラッチ22がオフと
なって7クチユエータ21が非駆動状態となるばかりで
なく、加速用駆動用回路25のトランジスタQ7及びQ
4もオフ状態となるため、トランジスタQ3とQ6及び
Q4とQ5との間にデッドショート電流が流れることが
ない。
However, in the event of an abnormality, the transistor Q11 is turned on as described above, the magnetic clutch 22 is turned off, and the 7 actuators 21 are not driven, and the transistors Q7 and Q of the acceleration drive circuit 25 are
Since the transistors Q4 are also in the off state, no dead short current flows between the transistors Q3 and Q6 and between the transistors Q4 and Q5.

更に、減速用駆動回路26がオンして、モータ23が減
速側に回転するため、アクチュエータが加速側に駆動す
ることを防止できる。
Further, since the deceleration drive circuit 26 is turned on and the motor 23 rotates toward the deceleration side, the actuator can be prevented from being driven toward the acceleration side.

尚、本実施例にめっては、トランジスタブリッジ回路を
有するアクチュエータ駆動回路5について示したが、ト
ランジスタ駆動回路であれば良く、トランジスタブリッ
ジ回路に限定されるものではない。
In this embodiment, the actuator drive circuit 5 having a transistor bridge circuit is shown, but any transistor drive circuit may be used, and the present invention is not limited to a transistor bridge circuit.

〈発明の効果〉 このように、本発明によれば、異常時にアクチュエータ
駆動回路のトランジスタ同士をデッドショート状態とす
るような信号が出力された場合でも、トランジスタを破
壊することがないため駆動回路の被害を最少限に抑える
ことができるばかりでなく、アクチュエータを減速側に
駆動する等、その効果は極めて大である。
<Effects of the Invention> As described above, according to the present invention, even if a signal that causes the transistors of the actuator drive circuit to dead-short each other during an abnormality is output, the transistors will not be destroyed, so the drive circuit will not be damaged. Not only can damage be minimized, but the effects are extremely large, such as driving the actuator to the deceleration side.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明に基づく定速走行装置の構成を示す回
路図である。 1・・・コントロールユニット 2・・・安定化電源回路 3・・・入力制御回路4・・
・入出力制御回路 5・・・アクチュエータ駆動回路 6・・・モータ電流検出回路 7・・・CPtJ       8・・・バッテリ9・
・・イグニッションスイッチ 10・・・ヒユーズ   11・・・メインスイッチ1
2・・・メインランプ 13・・・車速センサ14・・
・ヒユーズ   15・・・セットスイッチ16・・・
リジュームスイッチ 17・・・ヒユーズ   18・・・ブレーキスイッチ
19・・・クラッチスイッチ 20・・・ブレーキランプ21・・・アクチュエータ2
2・・・マグネットクラッチ 22a・・・コイル   23・・・モータ24・・・
リミットスイッチ
FIG. 1 is a circuit diagram showing the configuration of a constant speed traveling device based on the present invention. 1... Control unit 2... Stabilized power supply circuit 3... Input control circuit 4...
・Input/output control circuit 5...Actuator drive circuit 6...Motor current detection circuit 7...CPtJ 8...Battery 9・
...Ignition switch 10...Fuse 11...Main switch 1
2... Main lamp 13... Vehicle speed sensor 14...
・Fuse 15...Set switch 16...
Resume switch 17... Fuse 18... Brake switch 19... Clutch switch 20... Brake lamp 21... Actuator 2
2...Magnetic clutch 22a...Coil 23...Motor 24...
Limit switch

Claims (1)

【特許請求の範囲】 車速を設定車速に保持するべく演算制御を行い制御信号
を発生する制御手段と、前記制御信号に基づき車速制御
動作を行うアクチュエータを駆動するための加速用及び
減速用駆動回路とを有する車輌用定速走行装置の制御回
路であって、 前記制御回路が、異常検出回路を有していると共に、前
記異常検出回路の異常出力により前記加速用駆動回路の
駆動用トランジスタを非導通状態にし、かつ前記減速用
駆動回路の駆動用トランジスタを導通状態にすることを
特徴とする車輌用定速走行装置の制御回路。
[Scope of Claims] A control means that performs arithmetic control and generates a control signal to maintain the vehicle speed at a set vehicle speed, and an acceleration and deceleration drive circuit that drives an actuator that performs a vehicle speed control operation based on the control signal. A control circuit for a constant speed traveling device for a vehicle, wherein the control circuit has an abnormality detection circuit, and disables a driving transistor of the acceleration driving circuit by an abnormal output of the abnormality detection circuit. A control circuit for a constant speed traveling device for a vehicle, characterized in that a control circuit for a constant speed traveling device for a vehicle is brought into a conductive state and a driving transistor of the deceleration drive circuit is brought into a conductive state.
JP62094158A 1986-12-08 1987-04-16 Control circuit of constant-speed traveling device for vehicle Expired - Lifetime JPH0773985B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62094158A JPH0773985B2 (en) 1987-04-16 1987-04-16 Control circuit of constant-speed traveling device for vehicle
US07/129,257 US4924397A (en) 1986-12-08 1987-12-07 Vehicle cruise control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62094158A JPH0773985B2 (en) 1987-04-16 1987-04-16 Control circuit of constant-speed traveling device for vehicle

Publications (2)

Publication Number Publication Date
JPS63258229A true JPS63258229A (en) 1988-10-25
JPH0773985B2 JPH0773985B2 (en) 1995-08-09

Family

ID=14102569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62094158A Expired - Lifetime JPH0773985B2 (en) 1986-12-08 1987-04-16 Control circuit of constant-speed traveling device for vehicle

Country Status (1)

Country Link
JP (1) JPH0773985B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102062A (en) * 1979-01-29 1980-08-04 Fujitsu Ltd Fail safe system
JPS5815730A (en) * 1981-07-21 1983-01-29 Nippon Denso Co Ltd Speed controller for vehicle
JPS5996450A (en) * 1982-11-25 1984-06-02 Diesel Kiki Co Ltd Constant speed running device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55102062A (en) * 1979-01-29 1980-08-04 Fujitsu Ltd Fail safe system
JPS5815730A (en) * 1981-07-21 1983-01-29 Nippon Denso Co Ltd Speed controller for vehicle
JPS5996450A (en) * 1982-11-25 1984-06-02 Diesel Kiki Co Ltd Constant speed running device

Also Published As

Publication number Publication date
JPH0773985B2 (en) 1995-08-09

Similar Documents

Publication Publication Date Title
JPS5854880A (en) Safety device for electric regulator
JPH01289765A (en) Self-check method of driving system for four-wheel steering system
JPS63258229A (en) Control circuit of constant speed travel device for vehicle
JPS63258228A (en) Control circuit of constant speed travel device for vehicle
JPH07107774A (en) Lock alarm apparatus of brushless motor
JPH02202394A (en) Motor drive
JPH03208735A (en) Apparatus for automatically controlling vehicle speed
JPS63275433A (en) Program reckless running detecting circuit for vehicle control device
JP3245720B2 (en) DC motor control circuit
JP3166385B2 (en) Detection switch
JP2699375B2 (en) Load drive control device
JPH0561127B2 (en)
JPS5933021Y2 (en) Display curtain control device
JPH061901Y2 (en) Electric power steering device
JP2581092Y2 (en) Battery reverse connection protection device for load drive device
JPH0596973A (en) Constant speed running device for vehicle
JP2783831B2 (en) Automatic vehicle speed control
JPH03289381A (en) Dc motor driving circuit
JP2576543B2 (en) Vacuum pump motor control device for vehicles
SU1241188A1 (en) Two-channel servo system
JP2606198Y2 (en) Actuator drive circuit
JPH0429527Y2 (en)
JPH06115444A (en) Electric motor type four-wheel steering device
JPH0337393B2 (en)
JPH07182001A (en) Fuel pump control circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070809

Year of fee payment: 12