JPS63258137A - タイムスロツトデ−タの変換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はタイムスロットデータの変換方法に関し、特に
ローカルエリアネットワーク用の変換器（ＰＢＸ）にお
いて利用されるタイムスロットデータの変換方法に関す
る。

従来の技術 ローカルエリアネットワークの交換器は、送信側の端末
と受信側の端末とを相互に接続させるため、タイムスロ
ットデータの変換を行う。従来のこの種のタイムスロッ
トデータの変換に際しては、第４図に示すような回路が
用いられている。

第４図において、１はデータラインであり、入力側の第
１のデータメモリ２と出力側の第２のデータメモリ３と
を備えている。データフィン１０入力側と出力側には、
複数の端末（図示省略）がそれぞれ接続されている。各
データメモリ２，３には、それぞれパス４を介してコン
トロールメモリ５．６が接続されている。ま九番コント
ロールメモ上記構成における作用を説明すると、第１の
データメモリ２には、送信側１の各端末に対応したアド
レスに、それぞれこれら各端末からのデータが記憶され
ている。ここで、コントロールメモリ５からのアドレス
データか第１のデータメモリ２に読み出されると、第１
のデータメモリ２におけるこのアドレスデータに対応し
たアドレス内のデータが、データライン１を経て第２の
データメモリ３へ送られる。これと同時に、コントロー
ルメモリ６から第２のデータメモリ３へは、受信側の各
端末に対応したアドレスデータが供給され、第２のデー
タメモリ３におけるこのアドレスデータに対応したアド
レスに、第１のデータメモリ２から送られてき次データ
が記憶される。その後、第２のデータメモリ３からデー
タを出力すれば、第１のデータメモリ２のアドレスに対
応した特定の送信側端末から第２のデータメモリ３のア
ドレスに対応した特定の受信側端末へ向けてデータの伝
達が行われることになる。

発明が解決しようとする問題点 ところが、このような従来の構成では、データメモリ２
．３の物質として、特に第２のデータメモリ３が最新の
データしか出力できない。このため、送信側端末と受信
側端末との間では、１：１の接続あるいは１　：Ｎ（Ｎ
は複数ンの接続しか行えないといつ問題点がある。

そこで本発明はこのような問題点を解決し、送信側端末
と受信側端末との間でＮ：１やＮ：Ｎの接続をも行える
ようにすることを目的とする。

問題点を解決するためめ手段 上記問題点を解決するため本発明は、 ｌフレームのデー、夕内におけるデータ送信側の端末の
データ位置を第１のアドレスデータとして第１のメモリ
に記憶させるとともに、この送信側の端末からのデータ
を受けるべき受信側の端末についての前記１フレームの
データ内のデータ位置を第２のアドレスデータとして第
２のメモリに記憶させ、 前記第１のメモリに記憶された第１のアドレスデータを
データメモリへ読み出して、このデータメモリにおいて
前記第１のアドレスデータに対応したアドレスに記憶さ
れているデータをラッチに向けて出力させ、 かつ、前記第２のメモリに記憶されている第２のアドレ
スデータを前記ラッチに向け出力させて、この第２のア
ドレスデータに対応し九ラッチの記憶位置に前記データ
メモリからのデータを供給させ、 前記ラッチの記憶位置から受信側の端末へのデータを論
理和の形態で出力させるものである。

作用 このような構成において、ラッチにおける一つの記憶位
置に、データメモリにおける二以上のアドレスからのデ
ータが送られた場合には、これら二以上のデータが論理
和の形態でラッチから出力される。したがって、複数の
送信側端末からのデータが、同一内容の第２のアドレス
データに対応したラッチの記憶位置へ供給されてそれぞ
れ出力され、第２のアドレスデータにより規定される特
定の受信側端末へともに送られることになる。これによ
り送信側端末と受信側端末との間でＮ：１（Ｎは複数ン
の接続が行われることになり、さらに同様にしてＮ：Ｎ
の接続も可能である。

実施例 第１図において、１１はデータフィンであシ、入力側に
データメモリ１２が配置されるとともに、出力側にはラ
ッチ１３が配置されて、シリアルデータを伝送可能とな
っている。ラッチ１３の入力側には、データライン１１
におけるシリアルデータをこのラッチ１３のビット数に
合わせたパラレルデータに変換するためのデマルチプレ
クサ１４が設けられている。また、ラッチ１３の出力側
にはこのラッチ１３からのパラレルデータを再びシリア
ルデータに変換するためのマルチプレクサ１５が設けら
れている。

データフィン１１においては、複数ビットｔ−１フレー
ムとしたフレームデータが伝送されており、ラッチ１３
のビット数は、この１フレームのデータにおけるビット
数に対応して設定されている。また、データライン１１
の入力側と出力側には、複数の端末（図示省略）がそれ
ぞれ接続されてい゛る。

データメモリ１２には、送信側の端末からのデータをこ
のメモリ１２の内部に記憶させるライト信号を供給する
友めの制御信号フィン１６が接続されている。さらにラ
ッチ１３には、このラッチ１３からのデータを受信側の
端末へ送り出させるリード信号を供給するための別の制
御信号フィン１７が接続されている。

データメモリ１２には、伝送ライン１８を介して、読み
出しアドレスメモリ１９が接続されている。またラッチ
１３には、別の伝送ツイン２ｏを介して書き込みアドレ
スメモリ２１が接続されている。２２は両メモリ１９．
２１へアドレスデータを送るためのアドレスデータライ
ンで、図外のマイクロコンピュータから導かれている。

両メモ！Ｊ　１９，２１には同期カウンタからの同期信
号フィン２３がともに接続され、読み出しアドレスメモ
リ１９からデータメモリ１２へノアトレステータの伝送
と、書き込みアドレスメモリ２１からラッチ１３へのア
ドレスデータの伝送とを、同期をとって行えるようにさ
れている。

ラッチ１３の構造の一例を第２図に示す。ここでＵはデ
ィー・フリップフロップで、その入力側にはアンド回路
２５が接続されている。ディー・フリップ７０ツブ２４
からの出力信号線２６は第１図におけるマルチプレクサ
１５に接続されている。アンド回路２５の一方の入力側
は信号＃１２７を介して第１図のデマルチプレクサ１４
に接続され、また、アンド回路２５の他方の入力側は信
号線２８ｔ−介してディー・フリップフロップ２４の出
力側に接続されている。

このような構成において、各端末間でデータの伝送を行
う場合には′、まずデータメモリ１２に制御信号ライン
１６からのライト信号を送り、送信側の端末からのデー
タを、データメモリ１２における所定のアドレスに記憶
する。また、読み出しアドレスメモリ１９と書き込みア
ドレスメモリ２１とには、データの交換を行いたい送信
側および受信側の各端末のアドレスデータを書き込む。

このアドレスデータは、図外のマイクロコンピュータか
ら、アドレスデータライン２２ヲ経て、各メモリ１９．
２１へ送られる。ここで、各端末のアドレスデータは、
データライン１１？伝送される１フレームのフレームデ
ータにおける各端末データの位置を示す。

第１表は読み出しアドレスメモリ１９の各アドレスに書
き込まれたデータの例を示し、ま次第２表は書き込みア
ドレスメモリ２１の各アドレスに書き込まれたデータの
例を示す。

これらの表において、上段のアドレス欄は、両メモ’Ｊ
　１９，２１の内部における番地を示している。

したがって、たとえば第１表において、読み出しアドレ
スメモリ１９の２番地にはｒｌＪというアドレスデータ
が記憶されていることになる。

次に、同期信号ライン２３により読み出しアドレスメモ
リ１９に同期信号が送られると、九とえば上述の２番地
にストアされていたデータ「１」が、伝送フィン１８を
経てデータメモリ１２ヘアドレスデータとして送られる
。するとデータメモリ１２からは、このｒｌＪ番地にス
トアされていたデータが、データフイン１［−経てラッ
チ１３へ向け出力される。ここで、説明を簡単にするた
め、データメモリ１２の「１」番地には第１番目の端末
（以下「端末１」と記す〕から送られてきたデータが記
憶されているものとする。

一方、読み出しアドレスメモリ１９へ送られる同期信号
とともに書き込みアドレスメモリ２１へも同期信号が送
られ、上述の例では、このメモリ２１の２番地にストア
されていたデータ「７」がラッチ１３へ送られる。この
結果、デマμチプレクサ１４の働きにより、このアドレ
スデータ「７」に対応したラッチ１３の記憶装置に、前
述のデータメモリ１２の「１」番地に記憶されていたデ
ータが保持されることになる。アドレスデータ「７」に
対応したラッチ１３の記憶位置として、データフィン１
１ヲ伝送される１フレームのフレームデータにおけるた
とえば端末７のデータ位置を充当させておくと、データ
メモリ１２において記憶されていた送信側の端末工のデ
ータが受信側の端末７のデータ位置へ移されることにな
る。

同様にして、第１表および第２表に示されるデータの組
合せによシデータメモリ１２から順次ラッチ１３ヘデー
タが送られると、各送信側端末のデータは、次のように
ラッチＩ３における各受信側端末のデータ位置で保持さ
れる。８ｇ２図はこのときの信号状態を示す。

送信側端末　　　　　　受信側端末 端末Ｏ端末６ 端末１−　　　　端末７ 端末２　　　　　　端末４ 端末３−一一一　端末４ 端末ｎ　　−ｍ−→　端末９ １フレ一ム分のデータがすべてデータメモリ１２からラ
ッチ１３に向けてシリアル伝送され、このラッチ１３に
よシリアル状態で保持され次なら、制御信号ライン１７
からラッチ１３に向けてリード信号が送られる。すると
、マルチプレクサ１５の働きにより、第３図に示すよう
な出力信号がシリアル状態でデータフィン１１へ出力さ
れ、各送信側端末から受信側端末に向けてデータが伝送
される。

第１表および第２表におけるデータの組合せの場合には
、送信側の端末２と端末３とのデータは、ともにラッチ
１３におけるアドレスデータ「４」に対応した記憶位置
に送られる。ことで、ラッチ１３が第２図に示すような
回路構成とされ、かつ第３図に示すように各データはノ
ープル状頗でハイであるとすると、次のような動作が行
われる。

すなわち、たとえば送信側の端末３がデータを送信して
いない場合（「ハイ」状態）において、送信側の端末２
が「ハイ」のデータを送信すると、ラッチ１３ではアン
ド回路２５により「ハイ」がラッチされる。この結果受
信側の端末４には「ハイ」のデータが送られる。これに
対し端末２が「ロー」のデータを送信すると、アンド回
路２５によシ「ロー」がラッチされ、この「ロー」のデ
ータが端末４に送られることになる。

同様に、端末２がデータを送信せず、「ハイ」状態とな
っている場合において、端末３が「ハイ」のデータを送
信すると、ラッチ１３では「ハイ」のデータがラッチさ
れ、これが端末４へ送られる。

また、この場合に端末３が「ロー」を送信すると、「ロ
ー」のデータがラッチされて端末４へ送られる。

このように送信側の端末２，３のデータは、受信側の端
末４ヘロー・オア接続される。なお、伝送されるデータ
は１ビツトのデータである。また、第３図では、説明を
簡単なものとするため、すべてローデータが出力される
場合を示す。

このようにして送信側端末と受信側端末との間でＮ：１
の接続が可能となる。また読み出しアドレスメモリ１９
と書き込みアドレスメモリ２１とに書き込まれるデータ
を変更することにより、１：１接続、１：Ｎ接続あるい
はＮ：Ｎ接続も可能である。

マイクロコンピュータからの変換データとしてのアドレ
スデータは、アドレスデータライン２２を介して任意の
タイミングで各メモリ１９．２１に書き込むことができ
、かつデータの変換はロジックで高速に行われるため、
マイクロコンピュータの負荷を小さくできる。さらに、
音声データなどのようなタイムスロット内の順序情報を
そのまま変換することも容易である。

発明の効果 以上述べたように本発明によると、−以上の複数の送信
側端末と一以上の複数の受信側端末とを任意に接続して
データ変換を打うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ変換回路のブ
ロック図、第２図はラッチの構成例を示す回路図、第３
図は第１図における信号の状態を示す図、第４図は従来
例におけるデータ変換回路のブロック図である。 １１・・・データフィン、１２・・・データメモリ、１
３・・・ラッチ、１５・・・マルチプレクサ、１９・・
・読み出しアドレスメモリ（第１のメモリ）、２１・・
・書き込みアドレスメモリ（第２のメモリ）、２２・・
・アドレスデータライン。 代理人　　　森　　本　　義　　弘 第を図 １１−−−テゝ！ライン １２　・−・デーダメも９ １３・・・ラフ＋ （筈２４メりン ｎ　−・−７ドレ入テ゛−ダライン 第２図 ）し２間期 第８図 第４図

Claims (1)

1. 【特許請求の範囲】 １、１フレームのデータ内におけるデータ送信側の端末
   のデータ位置を第１のアドレスデータとして第１のメモ
   リに記憶させるとともに、この送信側の端末からのデー
   タを受けるべき受信側の端末についての前記１フレーム
   のデータ内のデータ位置を第２のアドレスデータとして
   第２のメモリに記憶させ、 前記第１のメモリに記憶された第１のアド レスデータをデータメモリへ読み出して、このデータメ
   モリにおいて前記第１のアドレスデータに対応したアド
   レスに記憶されているデータをラッチに向けて出力させ
   、 かつ、前記第２のメモリに記憶されている 第２のアドレスデータを前記ラッチに向け出力させて、
   この第２のアドレスデータに対応したラッチの記憶位置
   に前記データメモリからのデータを供給させ、 前記ラッチの記憶位置から受信側の端末へ のデータを論理和の形態で出力させることを特徴とする
   タイムスロットデータの変換方法。 ２、単数のデータ送信側の端末からのデータを、単数の
   データ受信側の端末へ向けて出力することを特徴とする
   特許請求の範囲第１項に記載のタイムスロットデータの
   変換方法。 ３、複数のデータ送信側の端末からのデータを、単一の
   データ受信側の端末へ向けて出力することを特徴とする
   特許請求の範囲第１項に記載のタイムスロットデータの
   変換方法。 ４、複数のデータ送信側の端末からのデータを、複数の
   データ受信側の端末へ向けて出力することを特徴とする
   特許請求の範囲第１項に記載のタイムスロットデータの
   変換方法。