JPS63253877A - インバ−タの制御装置 - Google Patents
インバ−タの制御装置Info
- Publication number
- JPS63253877A JPS63253877A JP62086965A JP8696587A JPS63253877A JP S63253877 A JPS63253877 A JP S63253877A JP 62086965 A JP62086965 A JP 62086965A JP 8696587 A JP8696587 A JP 8696587A JP S63253877 A JPS63253877 A JP S63253877A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- voltage
- inverter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 description 10
- 239000013598 vector Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000012806 monitoring device Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000018199 S phase Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、ACフィルタを有する三相出力のインバータ
装置に関し、特に出力電圧を一相毎に個別に制御可能な
インバータの制御装置の改良に関する。
装置に関し、特に出力電圧を一相毎に個別に制御可能な
インバータの制御装置の改良に関する。
(従来の技術)
一般に、半導体素子を使用したインバータ装置は、半導
体素子にゲート制御回路から所定のゲート信号を与えイ
ンバータ出力電圧のパルス幅を可変して、出力電圧制御
を行なうが、従来知られている三相出力のインバータ装
置の出力電圧制御方式は大別して、三相一括制御方式と
三相個別制御方式がある。前者は主回路的には主に三相
インバータとインバータ変圧器とACフィルタとで構成
され、該三相インバータをパルス幅制御するための電圧
制御信号が一個で該三相インバータの出力電圧が三相で
一括に制御されるためインバータ装置の内部インピーダ
ンス(主にACフィルタのインピーダンスで決まる)が
三相で平衡していない場合や負荷が三相で平衡していな
い場合には、たとえ該三相インバータの出力電圧が三相
で等しくても、ACフィルタ出力の電圧は三相で不平衡
になるという欠点を有する。後者は主回路的には主に王
台の単相インバータとインバータ変圧器とACフィルタ
とで構成され、王台の該単相インバータは該インバータ
変圧器で合成されてインバータ装置としては三相出力が
得られるものである。後者は王台の該単相インバータを
パルス幅制御するための電圧制御信号は該単相インバー
タ毎に相互に独立して有しており、王台の単相インバー
タが個別に電圧制御が可能なため、インバータ装置の内
部インピーダンスや負荷が三相不平衡の場合でも、王台
の単相インバータを各々独立して制御し、ACフィルタ
出力の電圧(以下三相出力電圧と表現する)が三相で平
衡するよう電圧制御できるという利点を有する。
体素子にゲート制御回路から所定のゲート信号を与えイ
ンバータ出力電圧のパルス幅を可変して、出力電圧制御
を行なうが、従来知られている三相出力のインバータ装
置の出力電圧制御方式は大別して、三相一括制御方式と
三相個別制御方式がある。前者は主回路的には主に三相
インバータとインバータ変圧器とACフィルタとで構成
され、該三相インバータをパルス幅制御するための電圧
制御信号が一個で該三相インバータの出力電圧が三相で
一括に制御されるためインバータ装置の内部インピーダ
ンス(主にACフィルタのインピーダンスで決まる)が
三相で平衡していない場合や負荷が三相で平衡していな
い場合には、たとえ該三相インバータの出力電圧が三相
で等しくても、ACフィルタ出力の電圧は三相で不平衡
になるという欠点を有する。後者は主回路的には主に王
台の単相インバータとインバータ変圧器とACフィルタ
とで構成され、王台の該単相インバータは該インバータ
変圧器で合成されてインバータ装置としては三相出力が
得られるものである。後者は王台の該単相インバータを
パルス幅制御するための電圧制御信号は該単相インバー
タ毎に相互に独立して有しており、王台の単相インバー
タが個別に電圧制御が可能なため、インバータ装置の内
部インピーダンスや負荷が三相不平衡の場合でも、王台
の単相インバータを各々独立して制御し、ACフィルタ
出力の電圧(以下三相出力電圧と表現する)が三相で平
衡するよう電圧制御できるという利点を有する。
以下、第2図を参照して、従来の三相個別制御方式のイ
ンバータの制御装置について動作を詳細に説明する。第
2図において、1は直流電源であり、図示していない交
流を直流に変換する整流器又は蓄電池を意味する* 2
a、 2b、 2cは半導体素子を用いた単相出力のイ
ンバータで直流電源1の直流電力を交流電力に変換する
。3a、 3b、 3cは各々単相インバータ2a、
2b、 2cの出力を絶縁かつ電圧変換するための単相
のインバータ変圧器である。
ンバータの制御装置について動作を詳細に説明する。第
2図において、1は直流電源であり、図示していない交
流を直流に変換する整流器又は蓄電池を意味する* 2
a、 2b、 2cは半導体素子を用いた単相出力のイ
ンバータで直流電源1の直流電力を交流電力に変換する
。3a、 3b、 3cは各々単相インバータ2a、
2b、 2cの出力を絶縁かつ電圧変換するための単相
のインバータ変圧器である。
該インバータ変圧器3a、 3b、 3cの二次側はス
ター結線されて、インバータ装置としては三相出力が合
成される。4はACフィルタで、ACフィルタ入力の矩
形波を正弦波に整形するためのものである。
ター結線されて、インバータ装置としては三相出力が合
成される。4はACフィルタで、ACフィルタ入力の矩
形波を正弦波に整形するためのものである。
5a、 5b、 5cはインバータ装置の負荷である*
12a+12b、 12cは電圧検出トランスで主回路
レベルの電圧を制御回路レベルの電圧に変換かつ絶縁す
るもので、電圧検出トランス12a、 12b、 12
cは単相のトランスである。 134.13b、 1
3cは交流を直流に変換するダイオード整流器である。
12a+12b、 12cは電圧検出トランスで主回路
レベルの電圧を制御回路レベルの電圧に変換かつ絶縁す
るもので、電圧検出トランス12a、 12b、 12
cは単相のトランスである。 134.13b、 1
3cは交流を直流に変換するダイオード整流器である。
14a、 14b。
14cはローパスフィルタで、各々ダイオード整流器1
3a、 13b、 13cの出力電圧に含まれるリプル
成分を除去すると共に制御系の遅れ要素として機能も有
し、出力の極性は正である。15は平均値演算回路で、
三相出力電圧の平均値を得るための回路で、出力の極性
は負である。 16は電圧基準で、インバータ装置の出
力電圧基準を与えるものである。
3a、 13b、 13cの出力電圧に含まれるリプル
成分を除去すると共に制御系の遅れ要素として機能も有
し、出力の極性は正である。15は平均値演算回路で、
三相出力電圧の平均値を得るための回路で、出力の極性
は負である。 16は電圧基準で、インバータ装置の出
力電圧基準を与えるものである。
21a、 21b、 21cは各々ローパスフィルタ1
4a、 14b。
4a、 14b。
14cの正出力と平均値演算回路15の負出力を加算す
る加算器で、加算の結果、各三相の相(Y)電圧と三相
出力(Y)電圧の平均値との誤差電圧が得られる。尚、
加算器21a、 21b、 21cの出力極性は加算さ
れる二人力の大小関係できまり、絶対値大きい方の極性
と同一になるものとする。21dは平均値演算回路15
の負出力と電圧基準16の正出力とを加算する加算器で
、加算の結果三相出力(Y)電圧の平均値と出力電圧基
準との誤差電圧が得られる。なお、加算器21dの出力
極性は常に負になるものとする。22a、 22b、
22c、 22dは各々加算器21a、 21b、 2
1c、 21dの出力である前記誤差電圧を増幅する誤
差増幅器で出力極性は入力極性と反対になるものとする
。24a、 24b、 24cは各々、誤差増幅器22
a、 22b、 22cの出力と誤差増幅器22dの正
出力を加算する加算器で、ゲインは誤差増幅器22d側
の方が誤差増幅器22a、 22b、 22c側に比し
。
る加算器で、加算の結果、各三相の相(Y)電圧と三相
出力(Y)電圧の平均値との誤差電圧が得られる。尚、
加算器21a、 21b、 21cの出力極性は加算さ
れる二人力の大小関係できまり、絶対値大きい方の極性
と同一になるものとする。21dは平均値演算回路15
の負出力と電圧基準16の正出力とを加算する加算器で
、加算の結果三相出力(Y)電圧の平均値と出力電圧基
準との誤差電圧が得られる。なお、加算器21dの出力
極性は常に負になるものとする。22a、 22b、
22c、 22dは各々加算器21a、 21b、 2
1c、 21dの出力である前記誤差電圧を増幅する誤
差増幅器で出力極性は入力極性と反対になるものとする
。24a、 24b、 24cは各々、誤差増幅器22
a、 22b、 22cの出力と誤差増幅器22dの正
出力を加算する加算器で、ゲインは誤差増幅器22d側
の方が誤差増幅器22a、 22b、 22c側に比し
。
十分大になっているものとすると加算器24a、 24
be24cの出力の極性は全て正となる。ここで、ゲイ
ン大の方がいわゆるフィードバック制御系におけるメジ
ャーループを、ゲイン小の方がマイナーループを構成す
る。25は所定の周波数でクロックパルスを出力する発
振器である* 26a、 26b、 26cは各々誤
差増幅器22a、 22b、 22cの出力レベルに応
じて発振器25のパルスの位相をずらして出力する移相
器である。 30a、 30b、 30cは各々移相器
26a。
be24cの出力の極性は全て正となる。ここで、ゲイ
ン大の方がいわゆるフィードバック制御系におけるメジ
ャーループを、ゲイン小の方がマイナーループを構成す
る。25は所定の周波数でクロックパルスを出力する発
振器である* 26a、 26b、 26cは各々誤
差増幅器22a、 22b、 22cの出力レベルに応
じて発振器25のパルスの位相をずらして出力する移相
器である。 30a、 30b、 30cは各々移相器
26a。
26b、 26cからのパルスを受け、単相インバータ
2a。
2a。
2b、 2c内の図示しない各半導体スイッチを所定の
順序で点弧制御する信号を作り出すゲート回路で、移相
器26a、 26b、 26cの出力パルスの位相に応
じて、各々単相インバータの出力パルス幅が制御される
。尚、第2図において、本発明の動作説明上重要な意味
を持たない回路、例えば、インバータ装置の出力電圧を
徐々に立ち上げるためのソフトスタート回路や誤差増幅
器の出力レベルを制限するためのリミッタ回路や出力電
圧調整回路等は図示しておらず、詳細説明は省略してい
る。
順序で点弧制御する信号を作り出すゲート回路で、移相
器26a、 26b、 26cの出力パルスの位相に応
じて、各々単相インバータの出力パルス幅が制御される
。尚、第2図において、本発明の動作説明上重要な意味
を持たない回路、例えば、インバータ装置の出力電圧を
徐々に立ち上げるためのソフトスタート回路や誤差増幅
器の出力レベルを制限するためのリミッタ回路や出力電
圧調整回路等は図示しておらず、詳細説明は省略してい
る。
次に第2図において、負荷不平衡時、単相インバータ2
a、 ’2b、 2cの出力電圧が個別に制御されて、
三相出力電圧(線間)が三相で平衡される動作について
説明する0例えば三相平衡状態から負荷58のみが他の
負荷5b、 5cに比し特に重くなった場合。
a、 ’2b、 2cの出力電圧が個別に制御されて、
三相出力電圧(線間)が三相で平衡される動作について
説明する0例えば三相平衡状態から負荷58のみが他の
負荷5b、 5cに比し特に重くなった場合。
ACフィルタ4内の図示しないシリーズリアクトルの電
圧降下が三相不平衡になり、三相平衡時に比し、中性点
Nに対するR点及び8点の電位が低下し、その結果線間
電圧はR−8相、S−T相、T−R相全てが低下する。
圧降下が三相不平衡になり、三相平衡時に比し、中性点
Nに対するR点及び8点の電位が低下し、その結果線間
電圧はR−8相、S−T相、T−R相全てが低下する。
この様子を第3図のベクトル図に示す、第3図において
、ベクトルR,S。
、ベクトルR,S。
′rは三相平衡時の第2図における中性点Nに対するそ
れぞれR,S、T点の電位を表わし、またベクトルR’
、S’、T’は前記負荷不平衡発生時のそれぞれ該R,
S、T点の電位を表わしている。第3図において、各ベ
クトルのスカラー量の開基式は1RNl=lsNI=l
TNl、 IR3I=ISTl=lTRI。
れぞれR,S、T点の電位を表わし、またベクトルR’
、S’、T’は前記負荷不平衡発生時のそれぞれ該R,
S、T点の電位を表わしている。第3図において、各ベ
クトルのスカラー量の開基式は1RNl=lsNI=l
TNl、 IR3I=ISTl=lTRI。
IR’N1=ls’Nlt IS’TI=lT’nl
となる。
となる。
いま、説明上第2図において誤差増幅器22a。
22b、 22c、 22d、加算器24a、 24b
、 24cの出力レベルをそれぞれecl、 ec、、
ec3. EC,、EC1,EC,。
、 24cの出力レベルをそれぞれecl、 ec、、
ec3. EC,、EC1,EC,。
EC,で表わし、負荷不平衡の値をそれぞれeCユ。。
”:NOt ec3o v Ecaa t [Eczo
t tic!、t tic、、 sまた負荷不平衡時
の値をそれぞれeeti t ec、、 t ec、1
1 ECIIL tECll、 EC2□、 EC,、
とする、また、負荷平衡時、三相出力電圧も平衡してお
り、eclB ” 6e2 I、” EC36=0であ
ったとする。前述負荷不平衡発生時、三相出力電圧(Y
)はR相及びS相が低下し、T相は不変のため三相出力
電圧(Y)の平均値も低下するが、電圧低下する割合は
三相出力電圧(Y)の平均値の方がR相、S相より小さ
い。従って、eC,1及びec、 、は正、ec31は
負の値になる。また、負荷平衡時EC,。= EC,。
t tic!、t tic、、 sまた負荷不平衡時
の値をそれぞれeeti t ec、、 t ec、1
1 ECIIL tECll、 EC2□、 EC,、
とする、また、負荷平衡時、三相出力電圧も平衡してお
り、eclB ” 6e2 I、” EC36=0であ
ったとする。前述負荷不平衡発生時、三相出力電圧(Y
)はR相及びS相が低下し、T相は不変のため三相出力
電圧(Y)の平均値も低下するが、電圧低下する割合は
三相出力電圧(Y)の平均値の方がR相、S相より小さ
い。従って、eC,1及びec、 、は正、ec31は
負の値になる。また、負荷平衡時EC,。= EC,。
= EC,。とすると前述負荷不平衡時、ecx 1>
O* 4410g t > Og eC−3、< O
のため、EC1,>EC,、EC,1>EC,fl、
EC,)1>EC3゜どなる。ここで、移相器26a、
26b、 26cは、入力信号の大きさに比例してそ
れぞれ前記単相インバータ2a、 2b。
O* 4410g t > Og eC−3、< O
のため、EC1,>EC,、EC,1>EC,fl、
EC,)1>EC3゜どなる。ここで、移相器26a、
26b、 26cは、入力信号の大きさに比例してそ
れぞれ前記単相インバータ2a、 2b。
2cの出力電圧を増加させるよう自身の出力パルスの位
相をずらす動作をするものとすると、EC11>EC□
。、 EC2t > ECs ! e EC3x >
EC3゜なので、単相インバータ2a及び2bは出力電
圧が上昇し、単相インバータ2cは出力電圧が低下する
。単相インバータ2a。
相をずらす動作をするものとすると、EC11>EC□
。、 EC2t > ECs ! e EC3x >
EC3゜なので、単相インバータ2a及び2bは出力電
圧が上昇し、単相インバータ2cは出力電圧が低下する
。単相インバータ2a。
2b、 2cの出力電圧は、第3図のそれぞれベクトル
R(R’)、 S (S’)、 T (T’)に対応し
ているから、第3図におけるベクトルで説明すると、前
記負荷不平衡発生時は、ベクトルR′及びN′は大の方
へ。
R(R’)、 S (S’)、 T (T’)に対応し
ているから、第3図におけるベクトルで説明すると、前
記負荷不平衡発生時は、ベクトルR′及びN′は大の方
へ。
ベクトルT′は小の方へ動く、誤差増幅器22a、 2
2b。
2b。
22cは一種の積分器であるので、公知の如く、誤差を
零にするよう動作した結果、最終的にはIR’NI =
Is’NI = IT’NIとなる。尚、ベクトルR
’、S’、N’の各位相差を120度とすると、In’
NI = Is’NI = IT’NIならば当然 I
R’s’1= 1s′r′l = IT′n’ Iとな
り、負荷不平衡時でもインバータ装置出力の線間電圧は
三相で平衡することになる。
零にするよう動作した結果、最終的にはIR’NI =
Is’NI = IT’NIとなる。尚、ベクトルR
’、S’、N’の各位相差を120度とすると、In’
NI = Is’NI = IT’NIならば当然 I
R’s’1= 1s′r′l = IT′n’ Iとな
り、負荷不平衡時でもインバータ装置出力の線間電圧は
三相で平衡することになる。
(発明が解決しようとする問題点)
このように、第2図に示す従来方式のインバータ制御装
置では、負荷不平衡時においても、インバータ装置の出
力電圧を三相で平衡させることが可能であるが次に示す
欠点がある。
置では、負荷不平衡時においても、インバータ装置の出
力電圧を三相で平衡させることが可能であるが次に示す
欠点がある。
例えば、今仮に誤差増幅器22aが何らかの原因で故障
し誤差増幅器22aの出力が最高電圧に固定された状態
になったとすると加算器24aには常に一定の高い値の
ec、が加えられ、加算器24aの出力レベルEC1は
加算器24bの出力レベルEC,及び加算器24cの出
力レベルECsよりも高くなるため、常に単相インバー
タ2aだけが他の単相インバータに比べ出力電圧が高く
なり、たとえ負荷が平衡状態にあったとしても、インバ
ータ装置の出力電圧は三相不平衡になる。従って、この
状態で負荷Raのみが他の負荷Rh、Reより軽くなる
とR相の電圧がさらに高くなりインバータ装置の出力電
圧の不平衡状態がさらに悪くなる。これは、従来の三相
個別制御方式では一相分の電圧制御系が異常になった場
合、前記三相一括制御方式よりも出力電圧不平衡率が大
になることを意味する。
し誤差増幅器22aの出力が最高電圧に固定された状態
になったとすると加算器24aには常に一定の高い値の
ec、が加えられ、加算器24aの出力レベルEC1は
加算器24bの出力レベルEC,及び加算器24cの出
力レベルECsよりも高くなるため、常に単相インバー
タ2aだけが他の単相インバータに比べ出力電圧が高く
なり、たとえ負荷が平衡状態にあったとしても、インバ
ータ装置の出力電圧は三相不平衡になる。従って、この
状態で負荷Raのみが他の負荷Rh、Reより軽くなる
とR相の電圧がさらに高くなりインバータ装置の出力電
圧の不平衡状態がさらに悪くなる。これは、従来の三相
個別制御方式では一相分の電圧制御系が異常になった場
合、前記三相一括制御方式よりも出力電圧不平衡率が大
になることを意味する。
以上の説明から明らかなように、前記三相一括制御方式
のインバータ装置で給電していても負荷側に設置された
電圧不平衡監視装置や電圧異常監視装置が動作しない程
度の負荷不平衡状態の場合でさえ、負荷不平衡の程度に
よっては、従来の三相個別制御方式のインバータ装置で
は一相分の電圧制御系が異常になると電圧不平衡が大と
なり、前記電圧不平衡監視装置や電圧異常監視装置が動
作し負荷を不用意にトリップさせるという欠点がある。
のインバータ装置で給電していても負荷側に設置された
電圧不平衡監視装置や電圧異常監視装置が動作しない程
度の負荷不平衡状態の場合でさえ、負荷不平衡の程度に
よっては、従来の三相個別制御方式のインバータ装置で
は一相分の電圧制御系が異常になると電圧不平衡が大と
なり、前記電圧不平衡監視装置や電圧異常監視装置が動
作し負荷を不用意にトリップさせるという欠点がある。
本発明は上記欠点を除去するためになされたもので、三
相出力電圧を一相毎に個別に電圧制御できる三相個別制
御方式のインバータ装置で三個の電圧制御系のうち少く
とも一個の電圧制御系に異常が発生しても、三相出力電
圧の不平衡が大きくならないよう制御できるインバータ
の制御装置を提供することを目的とする。
相出力電圧を一相毎に個別に電圧制御できる三相個別制
御方式のインバータ装置で三個の電圧制御系のうち少く
とも一個の電圧制御系に異常が発生しても、三相出力電
圧の不平衡が大きくならないよう制御できるインバータ
の制御装置を提供することを目的とする。
(問題を解決するための手段と作用)
本発明では、上記目的を達成するために、前記メジャー
ループ内の加算器24a、 24b、 24cの出力レ
ベルが所定の範囲内にあるかどうかをみるための三個の
比較器、該三個の比較器の出力の論理和をとるためのO
R回路、 OR回路の論理出力レベルに応じて、前記マ
イナーループ内の誤差増幅器22a。
ループ内の加算器24a、 24b、 24cの出力レ
ベルが所定の範囲内にあるかどうかをみるための三個の
比較器、該三個の比較器の出力の論理和をとるためのO
R回路、 OR回路の論理出力レベルに応じて、前記マ
イナーループ内の誤差増幅器22a。
22b、 22cの出力を所定値から零に切り換える切
換手段を具備し、三個の電圧制御系のうち少なくとも一
個の電圧制御系に異常が発生した場合に前記加算器24
a、 24b、 24cのうちのいずれかの出力レベル
の異常を前記比較器により検知し、前記切換手段により
前記誤差増幅器22a、 22b、 22cの出力を一
斉に零に切り換え、すなわち、三相個別制御方式から三
相一括制御方式へ切り換えることにより、三相出力電圧
の不平衡状態が悪化しないようにしている。
換手段を具備し、三個の電圧制御系のうち少なくとも一
個の電圧制御系に異常が発生した場合に前記加算器24
a、 24b、 24cのうちのいずれかの出力レベル
の異常を前記比較器により検知し、前記切換手段により
前記誤差増幅器22a、 22b、 22cの出力を一
斉に零に切り換え、すなわち、三相個別制御方式から三
相一括制御方式へ切り換えることにより、三相出力電圧
の不平衡状態が悪化しないようにしている。
(実施例)
本発明の一実施例を第1図を参照して説明する。
第1図において、第2図と同一符号を付した部分の名称
とその動作機能は同一であり説明を省略する。
とその動作機能は同一であり説明を省略する。
第1図において、 27a、 27b、 27cは、加
算器248゜24b、 24cの出力レベルが所定の範
囲内にあるかどうかをみるための比較器で、所定範囲外
の場合論理1を出力する。28は比較器27a、 27
b、 27cの出力の論理和をとるための公知のOR回
路である。
算器248゜24b、 24cの出力レベルが所定の範
囲内にあるかどうかをみるための比較器で、所定範囲外
の場合論理1を出力する。28は比較器27a、 27
b、 27cの出力の論理和をとるための公知のOR回
路である。
29a、 29b、 29cはOR回路28の論理1信
号を受けると、誤差増幅器22a、 22b、 22c
の出力を所定値から零に切り換える切換回路で1図示し
ないリセット回路からリセット信号がくるまで零信号゛
を出力し続ける。
号を受けると、誤差増幅器22a、 22b、 22c
の出力を所定値から零に切り換える切換回路で1図示し
ないリセット回路からリセット信号がくるまで零信号゛
を出力し続ける。
以下、三個の電圧制御系のうち一個の電圧制御系に異常
が発生した場合について1本発明の動作について具体的
に説明する。今仮に誤差増幅器22aが何かの原因で故
障し誤差増幅器228の出力が最高電圧に固定された状
態になったとすると、前述したように、加算器24aの
出力レベルEC,は誤差増幅器22a故障前よりも高く
なる。 この場合比較器27aは図示しない比較基準よ
りもEC1の方が大となり判断し、論理1をOR回路2
8へ出力する。 OR回路28は比較器27aからの論
理1信号を受け、 自身も論理1信号を出力する。切換
回路29a、 29b。
が発生した場合について1本発明の動作について具体的
に説明する。今仮に誤差増幅器22aが何かの原因で故
障し誤差増幅器228の出力が最高電圧に固定された状
態になったとすると、前述したように、加算器24aの
出力レベルEC,は誤差増幅器22a故障前よりも高く
なる。 この場合比較器27aは図示しない比較基準よ
りもEC1の方が大となり判断し、論理1をOR回路2
8へ出力する。 OR回路28は比較器27aからの論
理1信号を受け、 自身も論理1信号を出力する。切換
回路29a、 29b。
29cはOR回路28からの論理1信号を受けると、直
ちに各々誤差増幅器22a、 22b、 22cの出力
を加算器24a、 24b、 24cに与えないように
し、代ねりに零信号を与える。その結果加算器24a、
24b、 24cは誤差増幅器22dからの出力しか
与えられないことになり、加算器24a、 24b、
24cの出力レベルは各々等しくなる。これは、単相イ
ンバータ2a、 2b。
ちに各々誤差増幅器22a、 22b、 22cの出力
を加算器24a、 24b、 24cに与えないように
し、代ねりに零信号を与える。その結果加算器24a、
24b、 24cは誤差増幅器22dからの出力しか
与えられないことになり、加算器24a、 24b、
24cの出力レベルは各々等しくなる。これは、単相イ
ンバータ2a、 2b。
2cが共通の電圧制御基準で制御されたのと等価となり
、単相インバータ2a、 zb、 2cの主回路を構成
する各半導体素子間のスイッチング時間や電圧降下の差
が電圧制御精度上無視できる程小さいとすると、単相イ
ンバータ2ae 2b、2cの出力電圧はほぼ等しくな
り、またAC,フィルタ4の内部インピーダンスが三相
で等しいとし、負荷が三相で平衡しておればインバータ
装置の出力電圧は三相で平衡する。
、単相インバータ2a、 zb、 2cの主回路を構成
する各半導体素子間のスイッチング時間や電圧降下の差
が電圧制御精度上無視できる程小さいとすると、単相イ
ンバータ2ae 2b、2cの出力電圧はほぼ等しくな
り、またAC,フィルタ4の内部インピーダンスが三相
で等しいとし、負荷が三相で平衡しておればインバータ
装置の出力電圧は三相で平衡する。
以上本発明によると、三相出力電圧を一相毎に個別に電
圧制御できる三相個別制御方式のインバータ装置で、三
個の電圧制御系のうち少くとも一個の電圧制御系に異常
が発生しても、三相個別制御方式から三相一括制御方式
に切り換えて運転可能なため、出力電圧の不平衡が大き
くならないようにすることが可能である。
圧制御できる三相個別制御方式のインバータ装置で、三
個の電圧制御系のうち少くとも一個の電圧制御系に異常
が発生しても、三相個別制御方式から三相一括制御方式
に切り換えて運転可能なため、出力電圧の不平衡が大き
くならないようにすることが可能である。
尚、本発明は上記実施例に限定されず種々の変形実施が
可能であることは言うまでもない。例えば本実施例では
、単相インバータ自身でパルス幅制御できるものとして
説明したが、単相インバータの前段に個々に電圧制御可
能なチョッパ回路を設は単相インバータ自身では電圧制
御を実施しない主回路構成のインバータについても本発
明が適用できる。また、本実施例では電圧制御系の異常
判別はメジャーループ内の加算器の出力レベルをみるこ
とで実施しているが、これをマイナーループ内の誤差増
幅器の出力をみるようにしてもよい。
可能であることは言うまでもない。例えば本実施例では
、単相インバータ自身でパルス幅制御できるものとして
説明したが、単相インバータの前段に個々に電圧制御可
能なチョッパ回路を設は単相インバータ自身では電圧制
御を実施しない主回路構成のインバータについても本発
明が適用できる。また、本実施例では電圧制御系の異常
判別はメジャーループ内の加算器の出力レベルをみるこ
とで実施しているが、これをマイナーループ内の誤差増
幅器の出力をみるようにしてもよい。
本発明によると、三相出力電圧を一相毎に個別に電圧制
御できる三相個別制御方式のインバータ装置で、三個の
電圧制御系のうち少なくとも一個の電圧制御系に異常が
発生しても、三相出力電圧の不平衡が余り大きくならな
いよう制御できるので、負荷不平衡率が所定の値以下の
場合は負荷側に設置された電圧不平衡監視装置や電圧異
常監視装置を動作させないですみ、負荷が不用意にトリ
ップするという事態を未然に防止することができる。
御できる三相個別制御方式のインバータ装置で、三個の
電圧制御系のうち少なくとも一個の電圧制御系に異常が
発生しても、三相出力電圧の不平衡が余り大きくならな
いよう制御できるので、負荷不平衡率が所定の値以下の
場合は負荷側に設置された電圧不平衡監視装置や電圧異
常監視装置を動作させないですみ、負荷が不用意にトリ
ップするという事態を未然に防止することができる。
第1図は本発明の一実施例を示すブロック図、第2図は
従来の三相個別制御方式のインバータの制御装置の一例
を示すブロック図、第3図は第2図に示すブロック図の
動作を説明するためのベクトル図である。 1・・・直流電源、 2a〜2c・・・単相イ
ンバータ、38〜3c・・・変圧器、 4・・・A
Cフィルタ、58〜5c・・・負荷、 12a〜
12c・・・電圧検出トランス、13a”13c・・・
整流器、 14a〜14c・・・ローパスフィルタ、
15・・・平均値演算回路、 16・・・電圧基準。 21a〜21d・・・加算器、 22a〜22d・・
・誤差増幅器、24a〜24d・・・加算器、25・・
・発振器。 26a〜26c・・・移相器、 27a〜27c・・
・比較器、28・・・OR回路、298〜29c・・・
切換回路、30a〜30c・・・ゲート回路、 代理人 弁理士 則 近 憲 佑 同 第子丸 健 第 1 図 第 2 図
従来の三相個別制御方式のインバータの制御装置の一例
を示すブロック図、第3図は第2図に示すブロック図の
動作を説明するためのベクトル図である。 1・・・直流電源、 2a〜2c・・・単相イ
ンバータ、38〜3c・・・変圧器、 4・・・A
Cフィルタ、58〜5c・・・負荷、 12a〜
12c・・・電圧検出トランス、13a”13c・・・
整流器、 14a〜14c・・・ローパスフィルタ、
15・・・平均値演算回路、 16・・・電圧基準。 21a〜21d・・・加算器、 22a〜22d・・
・誤差増幅器、24a〜24d・・・加算器、25・・
・発振器。 26a〜26c・・・移相器、 27a〜27c・・
・比較器、28・・・OR回路、298〜29c・・・
切換回路、30a〜30c・・・ゲート回路、 代理人 弁理士 則 近 憲 佑 同 第子丸 健 第 1 図 第 2 図
Claims (1)
- 三相個別に電圧制御するための三個の電圧制御系を有す
る三相個別制御方式のインバータ装置において、前記三
個の電圧制御系内の電圧制御信号のレベルが所定の範囲
内にあるかどうかをみるための複数個の比較器、該複数
個の比較器の出力の論理和をとるためのOR回路、該O
R回路の出力レベルに応じて前記電圧制御信号を三相個
別から三相共通に切り換えるための切り換え手段を具備
したことを特徴とするインバータの制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62086965A JPS63253877A (ja) | 1987-04-10 | 1987-04-10 | インバ−タの制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62086965A JPS63253877A (ja) | 1987-04-10 | 1987-04-10 | インバ−タの制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63253877A true JPS63253877A (ja) | 1988-10-20 |
Family
ID=13901584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62086965A Pending JPS63253877A (ja) | 1987-04-10 | 1987-04-10 | インバ−タの制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63253877A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09182447A (ja) * | 1995-12-21 | 1997-07-11 | Mitsubishi Electric Corp | 電力変換器の異常検出回路 |
JP2007185051A (ja) * | 2006-01-09 | 2007-07-19 | Fujitsu Ltd | Dc―dcコンバータの制御回路及びその制御方法 |
-
1987
- 1987-04-10 JP JP62086965A patent/JPS63253877A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09182447A (ja) * | 1995-12-21 | 1997-07-11 | Mitsubishi Electric Corp | 電力変換器の異常検出回路 |
JP2007185051A (ja) * | 2006-01-09 | 2007-07-19 | Fujitsu Ltd | Dc―dcコンバータの制御回路及びその制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5212630A (en) | Parallel inverter system | |
JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
US5257180A (en) | Controlling system for parallel operation of AC output inverters with restrained cross currents | |
JP6559387B1 (ja) | 電力変換装置 | |
JPH04299027A (ja) | インバータ装置 | |
US20230402927A1 (en) | Power conversion unit and power conversion device | |
WO2020129122A1 (ja) | Dc-dcコンバータ装置 | |
US11394295B2 (en) | Power supply apparatus | |
US10148091B2 (en) | High voltage direct current power transmission series valve group control device | |
JP2828863B2 (ja) | 3相/2相変換装置用不平衡補償装置 | |
US20180152021A1 (en) | Static synchronous compensator device and related method of phase balancing a three-phase power system | |
JP6545426B1 (ja) | 電力変換装置 | |
JPS63253877A (ja) | インバ−タの制御装置 | |
JP2010110120A (ja) | 交流電源システム | |
JP6802278B2 (ja) | 電力供給システム | |
JP4400442B2 (ja) | 無停電電源装置の並列運転制御方法 | |
JPH01136569A (ja) | インバータの制御装置 | |
JPH0956170A (ja) | 系統連系用インバータの制御装置 | |
JPH0433573A (ja) | インバータ装置 | |
JP3311036B2 (ja) | 超電導エネルギー貯蔵装置 | |
JP3279712B2 (ja) | 無停電電源装置 | |
JPH02184266A (ja) | 多重dc/dcコンバータ装置の入力電圧アンバランス抑制方法 | |
JPS6130967A (ja) | インバ−タの並列運転装置 | |
JPH06165512A (ja) | インバータ装置 | |
WO1991011841A1 (en) | Cycloconvertor equipment |