JPS63249334A - レジストパタ−ン形成方法 - Google Patents
レジストパタ−ン形成方法Info
- Publication number
- JPS63249334A JPS63249334A JP62083611A JP8361187A JPS63249334A JP S63249334 A JPS63249334 A JP S63249334A JP 62083611 A JP62083611 A JP 62083611A JP 8361187 A JP8361187 A JP 8361187A JP S63249334 A JPS63249334 A JP S63249334A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- resist
- photosensitive
- mask pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 230000007261 regionalization Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ビ）産業上の利用分野
本発明は砒化ガリウム電界効果トランジスタＣ以下Ｇａ
Ａ３ＦＦ＋Ｔと言う）等の半導体装置の製造のために利
用できるレジストパターン形成方法に関する。
Ａ３ＦＦ＋Ｔと言う）等の半導体装置の製造のために利
用できるレジストパターン形成方法に関する。
（ロ）従来の技術
従来の（）ａＡｓ？ｍＴにおいて、ゲート耐圧およびド
レイン耐圧が高く、かつ、優れた高周波特性を得ること
ができる動作領域を形成するため填２図に示すように、
ｎ型半導体領域を有する半絶縁性Ｇ＆ム８基板り１）上
に階段状の開口部−を有するレジスト層（イ）を設け、
このレジスト層上り１らゲート電極材料の金属層シ４）
を付設し、リフトオフ技術によりＴ字状のゲート電極□
□□を残し、このゲート電極（２均をマスクとして基板
（２ｎ内にイオン注入法で♂半導体領域（イ）を形成す
るようにしている（例えば、特開昭６０−１４５６７３
号公報参照）。
レイン耐圧が高く、かつ、優れた高周波特性を得ること
ができる動作領域を形成するため填２図に示すように、
ｎ型半導体領域を有する半絶縁性Ｇ＆ム８基板り１）上
に階段状の開口部−を有するレジスト層（イ）を設け、
このレジスト層上り１らゲート電極材料の金属層シ４）
を付設し、リフトオフ技術によりＴ字状のゲート電極□
□□を残し、このゲート電極（２均をマスクとして基板
（２ｎ内にイオン注入法で♂半導体領域（イ）を形成す
るようにしている（例えば、特開昭６０−１４５６７３
号公報参照）。
上述のような階段状のレジスト層を形成する方法として
はｇ３図に示すプロセスが考えられている。先ず、基板
（２）上にレジスト膜■を付設し、更にその上に金属膜
＠を形成する（第３図ａ）。その後、第３図すに示すよ
うにレジストパターン（財）を形成し、咳レジストパタ
ーンをマスクとして該金属膜■をケミカルエツチングし
、このエツチング時のサイドエツチング作用により、上
記レジストパターン■の開口部（至）よりも巾広の開口
部（至）を形成する。次に、イオンエツチング法により
、基板に対して垂直にしかも全面に対してレジスタパタ
ーン■が除去される迄エツチングを実行する。
はｇ３図に示すプロセスが考えられている。先ず、基板
（２）上にレジスト膜■を付設し、更にその上に金属膜
＠を形成する（第３図ａ）。その後、第３図すに示すよ
うにレジストパターン（財）を形成し、咳レジストパタ
ーンをマスクとして該金属膜■をケミカルエツチングし
、このエツチング時のサイドエツチング作用により、上
記レジストパターン■の開口部（至）よりも巾広の開口
部（至）を形成する。次に、イオンエツチング法により
、基板に対して垂直にしかも全面に対してレジスタパタ
ーン■が除去される迄エツチングを実行する。
その結果、レジストパターン■の開口部（至）Ｋ対面す
るレジスト膜■に段部（支）を形成することができる（
第３図Ｃ）。次に、上記金属膜□□□をマスクとしてレ
ジスト膜■に対して上記段部＠に対応する部分の基板り
ｌが露出するまでエツチングを実施して階段状の凹部啜
を形成する（ｌ＠３図ｄ）。その後、レジスト膜■上の
金属膜■を除去することにより第３図ｅに示す２段階の
階段状レジストパターン■が得られる。
るレジスト膜■に段部（支）を形成することができる（
第３図Ｃ）。次に、上記金属膜□□□をマスクとしてレ
ジスト膜■に対して上記段部＠に対応する部分の基板り
ｌが露出するまでエツチングを実施して階段状の凹部啜
を形成する（ｌ＠３図ｄ）。その後、レジスト膜■上の
金属膜■を除去することにより第３図ｅに示す２段階の
階段状レジストパターン■が得られる。
（ハ）発明が解決しようとする問題点
上述の従来方法による階段状レジストパターンの形成方
法は多数のプロセスを含んでいて工程が長いという問題
点がある。
法は多数のプロセスを含んでいて工程が長いという問題
点がある。
本発明はこの問題点に鑑みなされたもので、階段状のレ
ジストパターンを極めて簡単に形成することができるレ
ジストパターン形成方法を提供しようとするものである
。
ジストパターンを極めて簡単に形成することができるレ
ジストパターン形成方法を提供しようとするものである
。
に）問題点を解決するための手段
本発明は基板上のレジスト層上にホトエングレービング
工程だけで階段状のレジストパターンを形成するもので
あり、このレジストパターン形成方法は、基板上にポジ
型レジスト剤からなるレジスト層を形成するレジスト層
付設工程と、前記レジスト層上にｗＸｌのマスクパター
ンを設備して、該＠１のマスクパターンをマスクとして
前記レジスト層を、該レジスト層の第１感光部が前記基
板との界面に達するように感光する第１感光工程と、前
記レジスト層上に前記第１のマスクに代え、パターンの
開口部が該第１のマスクパターンの開口部よりも大きい
第２のマスクパターンを、該第２のマスクパターンの開
口部が前記第１感光部を露出するように設備して、該第
２のマスクパターンをマスクとして前記レジスト層を、
該レジスト層の第２感光部が該レジスト層の途中位竹ま
でにとどめるように感光する第２感光工糧と、前記ＩＥ
Ｉ、第２感光部を現像除去する現像工程とを備えている
。
工程だけで階段状のレジストパターンを形成するもので
あり、このレジストパターン形成方法は、基板上にポジ
型レジスト剤からなるレジスト層を形成するレジスト層
付設工程と、前記レジスト層上にｗＸｌのマスクパター
ンを設備して、該＠１のマスクパターンをマスクとして
前記レジスト層を、該レジスト層の第１感光部が前記基
板との界面に達するように感光する第１感光工程と、前
記レジスト層上に前記第１のマスクに代え、パターンの
開口部が該第１のマスクパターンの開口部よりも大きい
第２のマスクパターンを、該第２のマスクパターンの開
口部が前記第１感光部を露出するように設備して、該第
２のマスクパターンをマスクとして前記レジスト層を、
該レジスト層の第２感光部が該レジスト層の途中位竹ま
でにとどめるように感光する第２感光工糧と、前記ＩＥ
Ｉ、第２感光部を現像除去する現像工程とを備えている
。
（ホ）作 用
本発明Ｆｉ第１のマスクパターンを使って基板上のレジ
スト層に第１感光部を形成し、更に第２の第２感光部を
形成し、これら両感光部を現像除去するようにして階段
状のレジストパターンを形成するようにしているので、
この階段状のレジストパターンを極めて容易に形成する
ことができる。
スト層に第１感光部を形成し、更に第２の第２感光部を
形成し、これら両感光部を現像除去するようにして階段
状のレジストパターンを形成するようにしているので、
この階段状のレジストパターンを極めて容易に形成する
ことができる。
（へ）実施例
本発明方法の一実施例を第１図に示す工程説明図に従い
説明する。先ず、第１図ａＫ示すように、基板１１１上
にポジ型レジスト（例えば東京応化製ｏｚＢｉ−１００
０Ｍ）を塗布し、１７０℃の乾燥窒素雰囲気中で２０分
プリベークを実施してレジスト層＋２１を形成する。実
施例ではこのレジスト層（２１の膜厚を８０００ムとし
ている。
説明する。先ず、第１図ａＫ示すように、基板１１１上
にポジ型レジスト（例えば東京応化製ｏｚＢｉ−１００
０Ｍ）を塗布し、１７０℃の乾燥窒素雰囲気中で２０分
プリベークを実施してレジスト層＋２１を形成する。実
施例ではこのレジスト層（２１の膜厚を８０００ムとし
ている。
次に第１図すに示すように、基板！１）上のレジスト層
（２）の上忙、第１のマスクパターン（３）を設備して
、この第１のマスクパターンの上方から深い紫外線光（
ＤｅｅｐσＶ光）を照射して、この第１のマスクパター
ン（３）の開口部（３ａ）に対向するレジスト層（２）
に第１感光部（２＆）を形成する。この第１感光部（２
ａ）は図示の如く基板１）との界面に達するまで形成す
る。本実施例ではウシオ電機社製Ｄｅｅｐｆｆ７ランプ
（σｗＭ−５００ＭＤ）を使用シ、光強度４０ｍＷ／ｄ
の強度下で１８０秒露光した。この光照射により、レジ
ストが変質し、照射された部分のレジストの色が変わり
、目視できるようになる。従ってこの変色部分を目安に
次工程でのマスク合わせが可能である。
（２）の上忙、第１のマスクパターン（３）を設備して
、この第１のマスクパターンの上方から深い紫外線光（
ＤｅｅｐσＶ光）を照射して、この第１のマスクパター
ン（３）の開口部（３ａ）に対向するレジスト層（２）
に第１感光部（２＆）を形成する。この第１感光部（２
ａ）は図示の如く基板１）との界面に達するまで形成す
る。本実施例ではウシオ電機社製Ｄｅｅｐｆｆ７ランプ
（σｗＭ−５００ＭＤ）を使用シ、光強度４０ｍＷ／ｄ
の強度下で１８０秒露光した。この光照射により、レジ
ストが変質し、照射された部分のレジストの色が変わり
、目視できるようになる。従ってこの変色部分を目安に
次工程でのマスク合わせが可能である。
次に第１図Ｃに示すように、レジスト層（２）上に上記
第１のマスクパターン（３）の開口部（３ａ）よりも大
きいｌＥ２のマスクパターン（４）を、該第２のマスフ
パターンの開口部（４ａ）が前記第１感光部（２ａ）を
露出するように設備して、該第２のマスクパターンをマ
スクとして上記レジスト層（２）を、該レジスト層の８
２感光部（２１）がレジスト層１２）の途中位＠までに
とどめるよう虻感光する。この第２感光工程では、第２
のマスクパターン（２ｂ）の上方より、第２感光部が深
さく５）に達する光量のＤｅ＠ｐσＶ光を照射する。本
実施例では上記ランプを使用して４０ｍ ｗ、ｚ、Ｈの
強度下で２０秒露光した。
第１のマスクパターン（３）の開口部（３ａ）よりも大
きいｌＥ２のマスクパターン（４）を、該第２のマスフ
パターンの開口部（４ａ）が前記第１感光部（２ａ）を
露出するように設備して、該第２のマスクパターンをマ
スクとして上記レジスト層（２）を、該レジスト層の８
２感光部（２１）がレジスト層１２）の途中位＠までに
とどめるよう虻感光する。この第２感光工程では、第２
のマスクパターン（２ｂ）の上方より、第２感光部が深
さく５）に達する光量のＤｅ＠ｐσＶ光を照射する。本
実施例では上記ランプを使用して４０ｍ ｗ、ｚ、Ｈの
強度下で２０秒露光した。
上記第１、第２感光工程の終了後、専用液で上記ＩＥＩ
、第２感光部（２ａ）（２ｂ）を有するレジスト層（２
）を用例することにより、第１図ｄに示す階段状のレジ
ストパターン（６）が得られる。本実施例では、専用場
像液の中で液温２０℃ＶｃｊｉＰいて３分間明像を行な
った。
、第２感光部（２ａ）（２ｂ）を有するレジスト層（２
）を用例することにより、第１図ｄに示す階段状のレジ
ストパターン（６）が得られる。本実施例では、専用場
像液の中で液温２０℃ＶｃｊｉＰいて３分間明像を行な
った。
（ト） 発明の効果
本発明によれば階段状のレジストパターンをホトエング
レービング工程だけで形成することができる。したがっ
て、階段状レジストパター７を使用する半導体デバイス
の製造工程が簡単になる。
レービング工程だけで形成することができる。したがっ
て、階段状レジストパター７を使用する半導体デバイス
の製造工程が簡単になる。
第１図は本発明の一実施例の工程説明図、第２図は階段
状レジストパターンの用法を示す工程図、第３図は従来
方法の工程図である。 ｆｌｌ ・Ｍ板、（２）・・・レジスト層、＋３１＋４
１・ｇ １、ｌＥ２のマスクパターン、（２ａ）（２ｂ
）・・・１１１、ｇ２２感光。
状レジストパターンの用法を示す工程図、第３図は従来
方法の工程図である。 ｆｌｌ ・Ｍ板、（２）・・・レジスト層、＋３１＋４
１・ｇ １、ｌＥ２のマスクパターン、（２ａ）（２ｂ
）・・・１１１、ｇ２２感光。
Claims (1)
- （１）基板上にポジ型レジスト剤からなるレジスト層を
形成するレジスト層付設工程と、前記レジスト層上の第
１のマスクパターンを設備して、該第１のマスクパター
ンをマスクとして前記レジスト層を、該レジスト層の第
１感光部が前記基板との界面にまで達するように感光す
る第１感光工程と、前記レジスト層上に前記第１のマス
クパターンに代え、パターンの開口部が該第１のマスク
パターンの開口部よりも大きい第２のマスクパターンを
、該第２のマスクパターンの開口部が前記第１感光部を
露出するように設備して、該第２のマスクパターンをマ
スクとして前記レジスト層を、該レジスト層の第２感光
部が該レジスト層の途中位置までにとどめるように感光
する第２感光工程と、前記第１、第２感光部を現像除去
する現像工程とを備えるレジストパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083611A JPS63249334A (ja) | 1987-04-03 | 1987-04-03 | レジストパタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62083611A JPS63249334A (ja) | 1987-04-03 | 1987-04-03 | レジストパタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63249334A true JPS63249334A (ja) | 1988-10-17 |
Family
ID=13807282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62083611A Pending JPS63249334A (ja) | 1987-04-03 | 1987-04-03 | レジストパタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63249334A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399461A (en) * | 1987-08-21 | 1995-03-21 | Sharp Kabushiki Kaisha | Optical disk for use in optical memory devices |
| US7463402B2 (en) | 2003-07-31 | 2008-12-09 | Asml Holding N.V. | Using time and/or power modulation to achieve dose gray-scale in optical maskless lithography |
-
1987
- 1987-04-03 JP JP62083611A patent/JPS63249334A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399461A (en) * | 1987-08-21 | 1995-03-21 | Sharp Kabushiki Kaisha | Optical disk for use in optical memory devices |
| US7463402B2 (en) | 2003-07-31 | 2008-12-09 | Asml Holding N.V. | Using time and/or power modulation to achieve dose gray-scale in optical maskless lithography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5583063A (en) | Method of forming T-shaped, cross-sectional pattern using two layered masks | |
| KR100348902B1 (ko) | 에이치이엠티의 감마게이트 제조방법 | |
| EP0072933B1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| GB2273578A (en) | Method for producing field effect transistor and pattern transfer mask therefor | |
| JPS63249334A (ja) | レジストパタ−ン形成方法 | |
| JPH0519973B2 (ja) | ||
| KR100578763B1 (ko) | 티형 게이트의 제조방법 | |
| JP2003007729A (ja) | 化合物半導体装置の製造方法 | |
| JPH08227850A (ja) | 導電性微細パターンの形成方法 | |
| JPH0544169B2 (ja) | ||
| KR960006170B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| KR100197654B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970009826B1 (ko) | 하프톤(Half-Tone)형 위상반전마스크 형성방법 | |
| KR20020066373A (ko) | 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법 | |
| KR0135039B1 (ko) | T-게이트의 형성을 위한 포토마스크 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR950012542B1 (ko) | 감광막의 이중 선택 노광에 의한 콘택홀 형성 방법 | |
| KR19980047709A (ko) | 트랜지스터의 티(t)형 게이트 제조방법 | |
| KR0119272B1 (ko) | 광 스텝퍼와 e-빔 사진전사 혼합 공정방법 | |
| JPH0471331B2 (ja) | ||
| KR100290902B1 (ko) | 반도체소자의 웰 형성방법 | |
| JPH08203821A (ja) | パターン形成方法 | |
| JPS6057632A (ja) | 半導体装置の製造方法 |