JPS63247890A - Ic card - Google Patents

Ic card

Info

Publication number
JPS63247890A
JPS63247890A JP62080898A JP8089887A JPS63247890A JP S63247890 A JPS63247890 A JP S63247890A JP 62080898 A JP62080898 A JP 62080898A JP 8089887 A JP8089887 A JP 8089887A JP S63247890 A JPS63247890 A JP S63247890A
Authority
JP
Japan
Prior art keywords
temperature
card
circuit
external device
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62080898A
Other languages
Japanese (ja)
Inventor
Akirou Katou
秋朗 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62080898A priority Critical patent/JPS63247890A/en
Publication of JPS63247890A publication Critical patent/JPS63247890A/en
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

PURPOSE:To prevent break of elements, destruction of information, or the like by detecting the temperature of circuit elements constituting an information processing circuit and controlling the operation of this circuit in accordance with the detected temperature. CONSTITUTION:A ROM 2 where a control program is stored and a RAM 3 used as a data storage area are connected to a CPU 1 through a bus line 4. The CPU 1, the ROM 2, and the RAM 3 consist of a one-chip IC, and a temperature detecting circuit 6 which detects the temperature of this IC chip is provided. The operation of the CPU 1 is controlled in accordance with the state detected by the temperature detecting circuit 6.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はICカード、特にCPU、メモリ素子などを内
蔵し、外部装置から電源供給を受けて動作するICカー
ドに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC card, and particularly to an IC card that incorporates a CPU, a memory element, etc., and operates by receiving power supply from an external device.

[従来の技術] 従来より情報を記憶できるカード状の媒体として磁気カ
ードが広く用いられている。ところが、磁気カードには
情報の記憶容量が非常に小さいこと、また磁気ノイズに
よって容易に記憶情報の破壊、改変が生じてしまうとい
う問題がある。
[Prior Art] Magnetic cards have been widely used as card-like media that can store information. However, magnetic cards have problems in that their information storage capacity is very small and that the stored information is easily destroyed or altered by magnetic noise.

そこで上記の問題を解決するカード媒体として、CPU
、データ記憶用のメモリ素子を内蔵し、外部装置と通信
を行なうことによって情報を記憶、再生するいわゆるI
Cカードが注目されている。ICカードの仕様は種々考
えられているが、いずれのICカードにも共通する構成
として、情報の入出力を制御するCPU、CPUの制御
プログラム、定数などを格納したROM、データ記憶用
のRAMが考えられ、これらの各部は別体の、あるいは
一体化された集積回路によって構成される。
Therefore, as a card medium to solve the above problem, CPU
, so-called I, which has a built-in memory element for data storage and stores and reproduces information by communicating with external devices.
C cards are attracting attention. Various specifications have been considered for IC cards, but all IC cards have a common configuration: a CPU that controls information input/output, a ROM that stores CPU control programs, constants, etc., and a RAM that stores data. Each of these parts may be constituted by a separate or integrated integrated circuit.

ICカードにおいて、記憶データを保持する方式として
RAMとバックアップ電源を用いるほか、EFROMを
用いてバックアップ電源なしにデータを保持する方法も
考えられる。
In addition to using a RAM and a backup power source as a method of retaining stored data in an IC card, a method of retaining data without a backup power source using an EFROM is also considered.

[発明が解決しようとする問題点] 上記のようなICカードでは、外部装置との接続を行な
うコネクタ接点の短絡あるいはゲート不良などが生じて
内部回路を構成するICチップに過大電流が流れると、
素子の温度が上昇し、この熱によって記憶データや素子
そのものを、破壊する危険があった。
[Problems to be Solved by the Invention] In the above-mentioned IC card, if a short circuit or a gate failure occurs in the connector contact for connection with an external device, and an excessive current flows through the IC chip constituting the internal circuit,
The temperature of the element rose, and there was a risk that the stored data and the element itself would be destroyed by this heat.

[問題点を解決するための手段] 上記の問題を解決するため、本発明においては外部装置
との間の情報入出力および情報の記憶を行なう情報処理
回路を内蔵するICカードにおいて、前記情報処理回路
を構成する回路素子の温度状態を検出する手段と、この
検出手段の検出状態に応じて情報処理回路の動作を制御
する手段を設けた構成を採用した。
[Means for Solving the Problems] In order to solve the above problems, the present invention provides an IC card with a built-in information processing circuit that performs information input/output and information storage with an external device. A configuration is adopted that includes means for detecting the temperature state of the circuit elements constituting the circuit, and means for controlling the operation of the information processing circuit according to the detected state of the detecting means.

[作 用] 以上の構成によれば、ICカード内部の情報処理回路の
温度状態を検出し、これに基づき素子破壊、情報破壊な
どが生じないよう適切な制御を行なうことができる。
[Function] According to the above configuration, the temperature state of the information processing circuit inside the IC card can be detected, and based on this, appropriate control can be performed to prevent element destruction, information destruction, etc.

[実施例] 以下、図面に示す実施例に基づいて本発明の詳細な説明
する。
[Example] Hereinafter, the present invention will be described in detail based on the example shown in the drawings.

l上ヱ11 第1図は本発明を採用したICカードの内部回路の構造
を示したブロック図である0図において符号lで示すも
のは外部装置との間の情報入出力の制御および記憶のデ
ータ管理などの制御動作を行なう、マイクロプロセッサ
などから構成されたCPUで、CPUIにはデータバス
およびアドレスバスから成るパスライン4を介して後述
の制御プログラムを格納したROM2およびデータの記
憶領域として用いられるRAM3が接続されている。
Figure 1 is a block diagram showing the structure of the internal circuit of an IC card employing the present invention. In Figure 1, the symbol l indicates information input/output control and storage between external devices. A CPU composed of a microprocessor, etc., that performs control operations such as data management.The CPU is connected to a ROM 2 that stores a control program (described later) via a path line 4 consisting of a data bus and an address bus, and is used as a data storage area. RAM3 is connected.

CPUIには外部装置との間で情報の入出力を行なうた
めのインターフェース回路が内蔵されており、このイン
ターフェース回路は外部装置と結合されるコネクタの電
極8と接続されている。インターフェース回路はカード
のCPUのリセット信号(R5T)、クロック(CLK
)、入出力信号(Ilo)信号などを入出力する。
The CPUI has a built-in interface circuit for inputting and outputting information with an external device, and this interface circuit is connected to an electrode 8 of a connector coupled to the external device. The interface circuit uses the card's CPU reset signal (R5T) and clock (CLK).
), input/output signal (Ilo) signal, etc.

また、ICカードの動作に必要な電源電圧もコネクタの
電極8のいずれかを介して供給される。
Further, the power supply voltage necessary for the operation of the IC card is also supplied via one of the electrodes 8 of the connector.

本実施例の場合CPUI、ROM2、RAM3は1チツ
プのICチップから構成されており、このICチップの
温度を検出する温度検出回路6が設けられている。
In this embodiment, the CPUI, ROM2, and RAM3 are composed of one IC chip, and a temperature detection circuit 6 is provided to detect the temperature of this IC chip.

温度検出回路6の構成を第2図に示す、第2図において
符号11はサーミスタで、CPUI、ROM2、RAM
3を構成するICチップないしその近傍の回路基板など
に固定されるもので、検出温度に応じた抵抗値変化を生
じる。サーミスタ11は分圧用の抵抗10と直列に接続
され、電源電圧Vcc〜接地間に接続される。これによ
り、サーミスタ11の端子電圧は検出温度に応じて変化
することになる。サーミスタ11の端子電圧はコンパレ
ータ12の一入力端子に入力される。
The configuration of the temperature detection circuit 6 is shown in FIG. 2. In FIG.
It is fixed to the IC chip forming part 3 or a circuit board near it, and causes a change in resistance value depending on the detected temperature. Thermistor 11 is connected in series with voltage dividing resistor 10 and connected between power supply voltage Vcc and ground. Thereby, the terminal voltage of the thermistor 11 changes according to the detected temperature. The terminal voltage of the thermistor 11 is input to one input terminal of the comparator 12.

一方、コンパレータ12の手入力端子には、ツェナーダ
イオードなどを用いて形成した基準電圧13が接続され
る。基準電圧13は、ICチップの許される最高温度に
おいてサーミスタ11が発生する電圧に設定する。
On the other hand, a reference voltage 13 formed using a Zener diode or the like is connected to a manual input terminal of the comparator 12. The reference voltage 13 is set to the voltage generated by the thermistor 11 at the maximum allowable temperature of the IC chip.

コンパレータ12の出力端子20に生じる出力信号は、
第1図の信号線5を介して温度異状を報知する割り込み
信号としてCPUIに入力される。
The output signal produced at the output terminal 20 of the comparator 12 is
The interrupt signal is input to the CPUI via the signal line 5 in FIG. 1 as an interrupt signal to notify of a temperature abnormality.

第3図は、第1図の構成におけるCPUIの制御手順を
示している。
FIG. 3 shows the control procedure of the CPU in the configuration of FIG. 1.

外部装置との間の情報の入出力は、第3図のステップ3
1.S2のループによって処理される。
Input/output information to/from external devices is done in step 3 in Figure 3.
1. It is processed by the loop of S2.

ステップS1では外部装置側からの給電に基づいて装置
の各部が動作し、外部装置との間で情報の入出力が行な
われる。
In step S1, each part of the device operates based on power supplied from the external device, and information is input/output to/from the external device.

ステップS2では信号線5を介して温度検出回路6のコ
ンパレータ12がハイレベルを出力しているかどうか、
すなわちCPUI、ROM2゜RAM3を構成するIC
チップの温度に異状(この場合異常な昇温)が生じてい
るかどうかを判定する。
In step S2, it is determined whether the comparator 12 of the temperature detection circuit 6 is outputting a high level via the signal line 5.
In other words, the IC that constitutes the CPUI, ROM2゜RAM3
It is determined whether an abnormality (abnormal temperature rise in this case) has occurred in the temperature of the chip.

温度異状が生じている場合には信号線5を介してCPU
Iに割り込み信号が入力されるので、ステップS3に移
行し、CPUIはコネクタの電極8の端子のうちの通信
端子から温度異状を示す信号を外部装置に出力する。外
部装置側では、この温度異状報知に基づき、ICカード
に対する給電の中止、警報の発生など適当な処理を行な
う。
If a temperature abnormality occurs, the CPU
Since the interrupt signal is input to I, the process moves to step S3, and the CPU outputs a signal indicating a temperature abnormality to the external device from the communication terminal of the terminals of the electrode 8 of the connector. Based on this temperature abnormality notification, the external device side performs appropriate processing such as stopping power supply to the IC card and issuing an alarm.

ステップS4では電極8に接続されたインターフェース
回路の信号入力用のゲートを遮断する。
In step S4, the signal input gate of the interface circuit connected to the electrode 8 is cut off.

ここではCPUIのリセット信号R5T、クロックCL
K、電源電圧Vcc、入出力制御信号I10などのゲー
トが遮断される。
Here, CPU reset signal R5T, clock CL
Gates of K, power supply voltage Vcc, input/output control signal I10, etc. are cut off.

ステップS5では、ステップS3における温度異状報知
に基づく外部装置の自動処理、ないし警告などに基づく
操作者の手動処理により外部装置からICカードを排出
させる。
In step S5, the IC card is ejected from the external device by automatic processing of the external device based on the temperature abnormality notification in step S3 or manual processing by the operator based on a warning.

以上のようにして、ICカードのICチップに温度異状
が生じた場合、カードのCPUIがこれを検出し、信号
入出力の停止、カード排出などの措置を講じるため、I
Cカードの回路素子の破壊、記憶データの消去、改変、
破壊などを未然に防止できる・ 以上では、コンパレータを用いて温度異状の有無のみを
検出しているが、第4図のようにサーミスタ11の端子
電圧を抵抗R1〜Rnの直列接続により形成される重み
づけされた基準電圧と各々比較する、コンパレータ12
0により比較し、4ビツトないし8ビット程度で量子化
されたデジタル温度データを形成し、これをCPUIに
入力してもよい。
As described above, when a temperature abnormality occurs in the IC chip of an IC card, the card's CPUI detects this and takes measures such as stopping signal input/output and ejecting the card.
Destruction of C card circuit elements, erasure or modification of stored data,
Destruction can be prevented. In the above, only the presence or absence of temperature abnormality is detected using a comparator, but as shown in Figure 4, the terminal voltage of the thermistor 11 is formed by connecting resistors R1 to Rn in series Comparators 12 each compared with a weighted reference voltage.
The digital temperature data may be compared using 0, quantized to about 4 bits to 8 bits, and then input to the CPUI.

このような構成では第4図のステップS3の判定処理は
、割り込みの有無の検出ではなく、検出温度データを温
度上限値と比較するなどのソフトウェア的な処理になる
のはいうまでもない。
In such a configuration, it goes without saying that the determination process in step S3 in FIG. 4 is not a detection of the presence or absence of an interrupt, but a software process such as comparing detected temperature data with an upper limit temperature value.

11里1」 以上では、温度検出信号をICカードのCPU1に入力
し、これに基づいてCPUIがエラー処理を行なう例を
示したが、第5図に示すような構成により温度検出信号
を外部装置に送り、外部装置側でエラー処理を行なって
もよい。
11ri1'' Above, we have shown an example in which the temperature detection signal is input to the CPU1 of the IC card, and the CPUI performs error processing based on this, but with the configuration shown in Figure 5, the temperature detection signal is input to the external device. The error processing may be performed on the external device side.

たとえば、第5図のように外部装置HとICカードがコ
ネクタの電極8,8′により接続される場合、温度検出
回路6の出力を電極8′を介して外部装置H側に入力す
る。この場合温度検出回路6は第2図の構成を有するも
のとする。
For example, when the external device H and the IC card are connected through the electrodes 8 and 8' of the connector as shown in FIG. 5, the output of the temperature detection circuit 6 is input to the external device H side via the electrode 8'. In this case, it is assumed that the temperature detection circuit 6 has the configuration shown in FIG.

外部装置H側では、電極8′の割り込み信号によりIC
カードの温度異状を検出し、ICカードに適当なエラー
処理を行なわせる。
On the external device H side, the IC is activated by the interrupt signal of electrode 8'.
To detect temperature abnormalities in a card and cause the IC card to perform appropriate error handling.

第6図は第5図の構成における制御手順を示している。FIG. 6 shows the control procedure in the configuration of FIG. 5.

第6図において第3図の手順と異なっているのは、ステ
ップS2’の温度異状検出が外部装置H側で行なわれる
こと、また、ステップS2”の温度異状検出に基づきス
テップS3に先立つステップS3’において外部装置H
からコネクタの電極8のいずれかを介してCPUIに割
り込み信号が入力されることの2点で、その他のステッ
プの処理は前記と全く同様である。
What is different in FIG. 6 from the procedure in FIG. 3 is that the temperature abnormality detection in step S2' is performed on the external device H side, and that step S3, which precedes step S3, is based on the temperature abnormality detection in step S2''. External device H at '
The processing of the other steps is exactly the same as described above, except that an interrupt signal is inputted to the CPUI via one of the electrodes 8 of the connector.

このような処理によっても、温度異状が生じた場合、信
号入出力の中止、カード排出などの適当な処置により、
ICカードの回路素子の破壊、記憶情報の破壊を未然に
防止できる。
Even with such processing, if a temperature abnormality occurs, take appropriate measures such as stopping signal input/output or ejecting the card.
Destruction of circuit elements of the IC card and destruction of stored information can be prevented.

第5図の構成によれば、ICカード側のハードウェアお
よびソフトウェアの構成を簡略化し、カードの製造コス
トを低減できる。
According to the configuration shown in FIG. 5, the hardware and software configuration on the IC card side can be simplified and the manufacturing cost of the card can be reduced.

また、CPU1 、ROM2 、RAM3が別体のIC
チップなどにより構成される場合、第7図に示すように
cPUl 、ROM2 、RAM3c7)そiぞれのチ
ップ温度を検出するよう独立した温度検出回路61〜6
3を設け、その温度検出信号を外部装置Hにコネクタの
電極81〜83を介して入力してもよい。
In addition, CPU1, ROM2, and RAM3 are separate ICs.
In the case of a chip, etc., as shown in FIG.
3 may be provided and the temperature detection signal may be inputted to the external device H via the electrodes 81 to 83 of the connector.

このような構造によれば、外部装置H側で各々のチップ
温度を検出できるから、どのICチップが温度異状を生
じているかに応じてエラー処理を変化させるなどのより
複雑な対応が可能である。
According to such a structure, since the temperature of each chip can be detected on the external device H side, more complex measures such as changing error handling depending on which IC chip is causing a temperature abnormality are possible. .

この場合にも温度検出は外部装置側で行なうので、IC
カード側のハードウェア、ソフトウェア構成に負担がか
かることがない。
In this case as well, temperature detection is performed on the external device side, so the IC
There is no burden on the hardware or software configuration on the card side.

なお、第5図、第7図の構成においても、第4図のよう
な量子化デジタルデータとして温度情報を出力する温度
検出回路を用いてもよい。
Note that in the configurations shown in FIGS. 5 and 7, a temperature detection circuit that outputs temperature information as quantized digital data as shown in FIG. 4 may also be used.

[発明の効果] 以上の説明から明らかなように、本発明によれば、外部
装置との間の情報入出力および情報の記憶を行なう情報
処理回路を内蔵するICカードにおいて、前記情報処理
回路を構成する回路素子の温度状態を検出する手段と、
この検出手段の検出状態に応じて情報処理回路の動作を
制御する手段を設けた構成を採用しているので、ICカ
ードの情報処理回路および記憶されたデータの破壊を未
然に防止し、記憶データ保持の信頼性を向上できるとい
う優れた効果がある。
[Effects of the Invention] As is clear from the above description, according to the present invention, in an IC card having a built-in information processing circuit that performs information input/output and information storage with an external device, the information processing circuit is means for detecting the temperature state of the constituent circuit elements;
Since the structure includes means for controlling the operation of the information processing circuit according to the detection state of the detection means, it is possible to prevent the information processing circuit of the IC card and the stored data from being destroyed, and to prevent the stored data from being destroyed. This has the excellent effect of improving retention reliability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を採用したICカードの構造を示したブ
ロー2り図、第2図は第1VIJの温度検出回路の回路
図、第3図は第1図のCPUの処理手順を示したフロー
チャート図、第4図は温度検出回路の異なる構成を示し
た回路図、第5図はICカードの異なる構造を示したブ
ロック図、第6図は第5図のCPUの処理手順を示した
フローチャート図、第7図は第5図の構成の変形例を示
したブロック図である。 l・・・CPU      2・・・ROM3・・・R
AM      5・・・電極、6.61〜63・・・
温度検出回路 10・・・抵抗     11・・・サーミスタ12・
・・コンパレータ 第1図 第2図 第3図
Fig. 1 is a blow diagram showing the structure of an IC card adopting the present invention, Fig. 2 is a circuit diagram of the temperature detection circuit of the 1st VIJ, and Fig. 3 shows the processing procedure of the CPU shown in Fig. 1. Flowchart diagram, FIG. 4 is a circuit diagram showing different configurations of the temperature detection circuit, FIG. 5 is a block diagram showing different structures of the IC card, and FIG. 6 is a flowchart showing the processing procedure of the CPU in FIG. 7 are block diagrams showing a modification of the configuration shown in FIG. 5. l...CPU 2...ROM3...R
AM 5...electrode, 6.61-63...
Temperature detection circuit 10...Resistor 11...Thermistor 12.
... Comparator Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1)外部装置との間の情報入出力および情報の記憶を行
なう情報処理回路を内蔵するICカードにおいて、前記
情報処理回路を構成する回路素子の温度状態を検出する
手段と、この検出手段の検出状態に応じて情報処理回路
の動作を制御する手段を設けたことを特徴とするICカ
ード。 2)前記検出回路が温度異状を検出した場合、前記情報
処理回路に対する給電を遮断する手段を設けたことを特
徴とする特許請求の範囲第1項に記載のICカード。 3)前記検出回路によって温度異状が検出された場合、
このことを前記外部装置に報知する手段を設けたことを
特徴とする特許請求の範囲第1項又は第2項に記載のI
Cカード。
[Scope of Claims] 1) In an IC card incorporating an information processing circuit that inputs/outputs information to/from an external device and stores information, means for detecting the temperature state of a circuit element constituting the information processing circuit; An IC card characterized by comprising means for controlling the operation of an information processing circuit according to the detection state of the detection means. 2) The IC card according to claim 1, further comprising means for cutting off power supply to the information processing circuit when the detection circuit detects a temperature abnormality. 3) If a temperature abnormality is detected by the detection circuit,
I according to claim 1 or 2, further comprising means for notifying the external device of this fact.
C card.
JP62080898A 1987-04-03 1987-04-03 Ic card Pending JPS63247890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62080898A JPS63247890A (en) 1987-04-03 1987-04-03 Ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080898A JPS63247890A (en) 1987-04-03 1987-04-03 Ic card

Publications (1)

Publication Number Publication Date
JPS63247890A true JPS63247890A (en) 1988-10-14

Family

ID=13731182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080898A Pending JPS63247890A (en) 1987-04-03 1987-04-03 Ic card

Country Status (1)

Country Link
JP (1) JPS63247890A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263154U (en) * 1988-10-31 1990-05-11
JP2002133376A (en) * 2000-10-20 2002-05-10 Dainippon Printing Co Ltd Ic card system
US6732272B1 (en) 1996-09-03 2004-05-04 Hitachi, Ltd. Program writable integrated circuit card and method therefore
US6938165B2 (en) 1996-09-03 2005-08-30 Hitachi, Ltd. Program writable IC card and method thereof
JP2009048587A (en) * 2007-08-23 2009-03-05 Omron Corp Non-contact ic medium and method for manufacturing non-contact ic medium

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0263154U (en) * 1988-10-31 1990-05-11
US6732272B1 (en) 1996-09-03 2004-05-04 Hitachi, Ltd. Program writable integrated circuit card and method therefore
US6938165B2 (en) 1996-09-03 2005-08-30 Hitachi, Ltd. Program writable IC card and method thereof
US7278029B2 (en) 1996-09-03 2007-10-02 Hitachi, Ltd. Program writable IC card and method thereof
JP2002133376A (en) * 2000-10-20 2002-05-10 Dainippon Printing Co Ltd Ic card system
JP4570757B2 (en) * 2000-10-20 2010-10-27 大日本印刷株式会社 IC card system
JP2009048587A (en) * 2007-08-23 2009-03-05 Omron Corp Non-contact ic medium and method for manufacturing non-contact ic medium

Similar Documents

Publication Publication Date Title
AU2014329851B2 (en) Tamper protection mesh in an electronic device
JP2004295964A (en) Writing error prevention circuit and semiconductor device including the same
US7454629B2 (en) Electronic data processing device
JPS63247890A (en) Ic card
JPH09106329A (en) Memory card
JPH10105422A (en) Control circuit of protecting device
JP2009061211A (en) Ultrasonic diagnostic apparatus
JP3604468B2 (en) Power supply abnormality detection device and its detection method
JPS63247889A (en) Ic card
JP2671132B2 (en) Power driver IC
JPS62282389A (en) Reader/writer for portable recording medium
JP3022842B2 (en) IC card reading / writing device
CN115060305A (en) Sensor, sensor state detection equipment and method
JP4288876B2 (en) Memory backup battery abnormality detection apparatus and abnormality detection method therefor
JPS63313349A (en) Writing-in reading-out circuit
JPH08115146A (en) Saved wiring reset circuit
KR900005894Y1 (en) Ram data protecting circuit on power failure
JP2820337B2 (en) Package insertion / removal detection circuit and package provided with the same
KR100264554B1 (en) Abnormal state detecting system and method thereof for ecu memory power
CN118395519A (en) BIOS Flash content protection method, system and terminal
JPH0363782A (en) Ic card protector
JPS63249999A (en) Semiconductor memory device
JPS6378212A (en) Semiconductor device
JPH06225444A (en) Power supply control apparatus
JPH10162107A (en) Ic contact block detecting circuit