JPS632470A - Picture quality improving circuit - Google Patents

Picture quality improving circuit

Info

Publication number
JPS632470A
JPS632470A JP61145661A JP14566186A JPS632470A JP S632470 A JPS632470 A JP S632470A JP 61145661 A JP61145661 A JP 61145661A JP 14566186 A JP14566186 A JP 14566186A JP S632470 A JPS632470 A JP S632470A
Authority
JP
Japan
Prior art keywords
signal
circuit
signals
maximum level
minimum level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61145661A
Other languages
Japanese (ja)
Inventor
Kenichi Nagai
賢一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61145661A priority Critical patent/JPS632470A/en
Publication of JPS632470A publication Critical patent/JPS632470A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To obtain excellent correcting characteristics over the whole video band by using two signals formed by tracking and selecting the maximum and minimum levels out of levels indicating the same time between plural signals having a prescribed time delay and an original signal. CONSTITUTION:When respective signals S0-S2 are inputted to maximum and minimum level circuits 22, 23, outputs SMAX, SMIN are outputted from respective circuits 22, 23. The signal S1 becomes an outline correcting signal S1' through an outline correcting circuit 18. Thereby, the peak level of the signal S1' exceeds respective DC levels of the signals SMAX, SMIN. When respective signals SMAX, SMIN, S1' input a shoot waveform removing circuit 21, outputs S3', S4' are generated from maximum and minimum level output circuit 14, 15. The output of a maximum level output circuit 17 is the same as the signal SMAX. Thereby, the output S6 of the circuit 17 indicates a waveform obtained by slicing the signal S1 by the upper and lower DC levels based upon the signals SMAX, SMIN as shown by a solid line. The waveform includes the information of the original signal S0 and can be treated as the outline-corrected signal.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、遅延手段を用いて例えば画像の輪郭補正を行
う画質改善回路に係り、特定の周波数で輪郭補正が不適
正となる現象が起こらず、映像信号の全帯域に亘って良
好な補正を行うようにした画質改善回路に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to an image quality improvement circuit that performs, for example, contour correction of an image using a delay means. The present invention relates to an image quality improvement circuit that performs good correction over the entire band of a video signal without causing such a phenomenon.

(従来の技術) 画像の鮮明度を改善する手段として輪郭補正回路による
画質改善策がある。この回路は、映像信号の波形に2次
微分波形を付加して立上り、及び立下りの特性なまりを
補正することで、画質の改善を図るものである。
(Prior Art) As a means of improving the sharpness of an image, there is an image quality improvement measure using a contour correction circuit. This circuit aims to improve the image quality by adding a second-order differential waveform to the waveform of the video signal and correcting the characteristic rounding of the rising and falling edges.

第6図はこの種の画質改善回路の一例を示し、4第7図
は第6図の回路の動作を示す説明図である。
FIG. 6 shows an example of this type of image quality improvement circuit, and FIG. 7 is an explanatory diagram showing the operation of the circuit of FIG. 6.

第6図は、入力信号aを遅延回路1.及び2次微分回路
2に入力し、2次微分回路2で作成した2次微分波形を
反転増幅器3で反転増幅し、この増幅した反転信号Cを
、加算回路4において上記遅延回路1からの信号すと加
算し、輪郭の強調された出力信号d(輪郭補正信号)を
得ている。
FIG. 6 shows input signal a to delay circuit 1. The second-order differential waveform created by the second-order differentiator circuit 2 is inverted and amplified by the inverting amplifier 3, and this amplified inverted signal C is input to the adder circuit 4 as the signal from the delay circuit 1. Then, an output signal d (contour correction signal) with an enhanced contour is obtained.

第7図(a)は入力信号、(b)は遅延回路1の出ノ〕
を示し、(C)は反転増幅器3の出力を示す。そして、
加口器4によるこれら信号す、cの加算出力は(d)に
示ずように、2次微分波形が付加され、且つその立上り
部、及び立下り部が2次微分波形特有の急峻な特性に入
替っている。
FIG. 7 (a) is the input signal, (b) is the output of the delay circuit 1]
, and (C) shows the output of the inverting amplifier 3. and,
As shown in (d), the addition output of these signals S and C by the adder 4 has a second-order differential waveform added thereto, and its rising and falling portions have steep characteristics peculiar to the second-order differential waveform. It has been replaced by

第8図は、2つの遅延回路5,6を直列に接続し、入力
f=号をe、遅延回路5.6の各出力をf。
In FIG. 8, two delay circuits 5 and 6 are connected in series, the input f= is set to e, and each output of the delay circuits 5 and 6 is set to f.

つとしたときに、信号eと信号fを減算回路7に入力す
るとともに、信号fと信号qを減算回路8に入力してい
る。これら各減算回路7,8の出力は加算回路9にそれ
ぞれ入力し、加算回路9よりの2次微分波形りを増幅z
io’c適当に増幅することによって、増幅器10より
第7図の2次微分波形(第7図C参照)に相当するプリ
シュート。
When the signal e and the signal f are input to the subtraction circuit 7, the signal f and the signal q are input to the subtraction circuit 8. The outputs of these subtracting circuits 7 and 8 are respectively input to an adding circuit 9, and the second-order differential waveform from the adding circuit 9 is amplified.
By appropriately amplifying io'c, the amplifier 10 generates a preshoot corresponding to the second-order differential waveform of FIG. 7 (see FIG. 7C).

及びオーバーシュート波形付加用信号iが得られる。上
記減算回路7,8.及び加算回路9による演算は、 (f−e)+ (f−g)        ・・・(1
)で示される。そして、上記信号iが加σ回路11にお
いて信号fと加算されることで、第7図dと同等に立上
り部、及び立下り部が補正された出力信号jが得られる
and an overshoot waveform addition signal i are obtained. The above subtraction circuits 7, 8. And the calculation by the adder circuit 9 is (fe)+(f-g)...(1
). Then, by adding the signal i to the signal f in the addition σ circuit 11, an output signal j whose rising portion and falling portion have been corrected is obtained, similar to that shown in FIG. 7d.

上述した2つの回路は、いずれも波形にプリシュート、
及びオーバーシュートを付加することによって、画像の
輪郭を強調し鮮明度を高めている。
The two circuits mentioned above both have preshoots and
By adding an overshoot and an overshoot, the outline of the image is emphasized and the clarity is increased.

しかし、−般にこのようなシュート波形の付く映像信号
は、画像に境界線が入ったようになり、反って見ずらく
なるという欠点がある。
However, in general, video signals with such shoot waveforms have the disadvantage that the image appears to have border lines and is warped, making it difficult to view.

ところで、特願昭60−216395号公報には、第6
図、あるいは第8図の回路に、上記プリシュート、及び
オーバーシュート部分を除去する回路を設けた改良形の
回路が開示されている。第9図は上記公報に挙げられて
いる回路の一つを示す。
By the way, in Japanese Patent Application No. 60-216395, there is
An improved circuit is disclosed in which the circuit shown in FIG. FIG. 9 shows one of the circuits listed in the above publication.

第9図において、遅延回路12.13は、直列に接続さ
れ、前段の遅延回路12に入力信号SOが入力され、そ
の遅延出力として遅延回路12より信号S1が、後段の
遅延回路13より信JP)S2が出力している。信号S
1は、例えば第6図に示したような輪郭補正回路18に
入力し、輪郭補正回路18は、入力信号SOにプリシュ
ート、及びオーバーシュートの付加された信号3i =
を出力する。
In FIG. 9, delay circuits 12 and 13 are connected in series, an input signal SO is input to the delay circuit 12 at the previous stage, a signal S1 is output from the delay circuit 12 as its delayed output, and a signal JP is output from the delay circuit 13 at the rear stage. ) S2 is outputting. Signal S
1 is input to a contour correction circuit 18 as shown in FIG. 6, for example, and the contour correction circuit 18 outputs a signal 3i = which is the input signal SO to which preshoot and overshoot are added.
Output.

上記輪郭補正回路18の出力31 ′は、第1゜及び第
2の最大レベル出力回路14.15の各−端に入力する
。また、上記信号Soと82とは、上記第1.及び第2
の最大レベル出力回路14゜15の各他端に入力すると
ともに、第3の最大レベル出力回路16にそれぞれ入力
している。これら最大レベル出力回路14.15.16
は、複数入力の呈するレベルのうち最大レベルを選択的
に出力するものである。そして、これら第1.ないし第
3の最大レベル出力回路14〜16の各出ノ〕S3〜S
5は、最少レベル出力回路17にそれぞれ入力する。こ
の最少レベル出力回路17は、反対に最少レベルの信号
を選択する回路である。
The output 31' of the contour correction circuit 18 is inputted to each negative end of the first and second maximum level output circuits 14,15. Further, the above-mentioned signals So and 82 are the same as the above-mentioned signals So and 82. and second
The maximum level output circuits 14 and 15 are input to the other ends of the maximum level output circuits 14 and 15, and the third maximum level output circuit 16 is also input to the third maximum level output circuit 16, respectively. These maximum level output circuits 14.15.16
is for selectively outputting the maximum level among the levels presented by a plurality of inputs. And these first. to each output of the third maximum level output circuits 14 to 16] S3 to S
5 are respectively input to the minimum level output circuit 17. The minimum level output circuit 17, on the contrary, is a circuit that selects the minimum level signal.

上記最大レベル出力回路14,15.16及び最少レベ
ル出力回路17は、信号81 =からプリシュート、オ
ーバーシュート分を除去して、立上り、立下り波形を急
峻にした波形を発生せしめるもので、以下シュート波形
除去回路称して説明する。
The maximum level output circuits 14, 15, 16 and the minimum level output circuit 17 remove preshoot and overshoot from the signal 81 to generate waveforms with steep rising and falling waveforms. This will be described as a shoot waveform removal circuit.

第10図は上記シュート波形除去回路の動きを示す説明
図であり、各遅延回路12.13から1よ入力信号SO
に対し所定の時間だけ時間的に遅くれの信号81.32
が発生する。輪郭補正回路18は、第6図で説明したよ
うに、輪郭の強調された信号81′を出力する。最大レ
ベル出力回路14は、信号SOと81−とを比較し、レ
ベルの高い方の信号を選択出力するので、得られる出力
は、S3に示すような波形となる。Sxは、信号SO(
点線)と信号5l−(実線)とを重ねて示したもので、
最大レベル出力回路14の動作が容易に理解される。最
大レベル出力回路15も最大レベル出力回路14と同様
に勅作りるため、信号その出力の波形はS4に示すよう
になる。−方、最大レベル出力回路16は、信号Soと
82と高いほうの信号を出力するので、その出力は波形
85に示すように信号So 、81.32を包括した信
9S5となる。そして、最少レベル出力回路17は、信
号33.34.35のうち、低いレベルの信号を選択す
るので、立上り、及び立下りがQ峻な信1336を出力
することができる。
FIG. 10 is an explanatory diagram showing the operation of the shoot waveform removal circuit, in which the delay circuits 12, 13 to 1, the input signal SO
A signal 81.32 that is temporally delayed by a predetermined time relative to the signal 81.32
occurs. As explained in FIG. 6, the contour correction circuit 18 outputs a signal 81' with an enhanced contour. The maximum level output circuit 14 compares the signals SO and 81- and selects and outputs the signal with the higher level, so the resulting output has a waveform as shown in S3. Sx is the signal SO(
Dotted line) and signal 5l- (solid line) are shown superimposed,
The operation of maximum level output circuit 14 is easily understood. Since the maximum level output circuit 15 also generates a signal in the same way as the maximum level output circuit 14, the waveform of the signal output becomes as shown in S4. - On the other hand, the maximum level output circuit 16 outputs the higher of the signals So and 82, so its output becomes a signal 9S5 including the signals So and 81.32, as shown by a waveform 85. Since the minimum level output circuit 17 selects a low level signal among the signals 33, 34, and 35, it is possible to output a signal 1336 whose rise and fall are Q steep.

しかしながら第9図の回路は、信号SOの周波数が信号
81 、S2との位相関係において第11図(a)に示
すような関係となる場合に、原信号のトラップ回路とし
て動作し、その出力信号S6は、第11図(b)に示す
ように原信号の情報すら指標しない不敬圧な信号となっ
てしまう。
However, the circuit of FIG. 9 operates as a trap circuit for the original signal when the frequency of the signal SO has a phase relationship with the signals 81 and S2 as shown in FIG. 11(a), and its output signal As shown in FIG. 11(b), S6 becomes a blasphemous signal that does not even indicate the information of the original signal.

(発明が解決しようとする問題点) 上述したように、第9図の回路では、信号SOの周波数
がある特定の周波数の場合、輪郭補正信号と時間的に進
み、及び遅れの関係にあるシュート波形除去用の信号が
上記輪郭補正信号と位相的に特別な関係となって、各シ
ュート部分を除去できなくなり、輪郭補正を敵正に行え
ないことがあった。
(Problems to be Solved by the Invention) As described above, in the circuit shown in FIG. There have been cases where the waveform removal signal has a special phase relationship with the contour correction signal, making it impossible to remove each chute portion, making it impossible to properly perform contour correction.

本発明は上記問題点を除去し、映像信号の周波数に関係
な(輪郭補正が適性に行なわれるようにした輪郭補正回
路の提供を目的とする。
An object of the present invention is to eliminate the above-mentioned problems and to provide a contour correction circuit that appropriately performs contour correction related to the frequency of a video signal.

[発明の構成] (問題点を解決するだめの手段) 本発明は、少なくとも2つの遅延回路を含み。[Structure of the invention] (Failure to solve the problem) The invention includes at least two delay circuits.

原信号よりそれぞれ時間的に遅れの関係にある複数の信
号を発生せしめる遅れ信号発生手段と、原信号、および
上記遅れ信号発生手段からの各信号を入力し、これら各
入力信号が呈するレベルのうち常に最大レベルと最少レ
ベルを追跡的に選択出力する最大レベル検出手段、およ
び最少レベル検出手段と、これら各検出手段からの信す
と上記輪郭補正信号とが入力として供給され、出力とし
て上記輪郭補正信号を改善した波形の信号を発生づる回
路手段とを具協し、原信号が特定の周波数の場合であっ
ても、適正な出力波形が得られるようにしたものである
A delayed signal generating means for generating a plurality of signals each having a time delay relationship with respect to the original signal, the original signal and each signal from the delayed signal generating means are inputted, and one of the levels exhibited by each of these input signals is inputted. Maximum level detection means and minimum level detection means that always select and output the maximum level and minimum level in a tracking manner, and the contour correction signal from each of these detection means are supplied as inputs, and the contour correction signal as described above is supplied as output. By cooperating with circuit means for generating a signal with an improved waveform, an appropriate output waveform can be obtained even if the original signal has a specific frequency.

(作用) 遅延回路を用いた画質改善回路においては、映像波形の
立上り部、及び立ち下り部のそれぞれにプリシュート、
及びオーバーシュートを付加しそれらの特性を急峻にし
た輪郭補正信号を得た上で、上記各シュート部分を除去
する波形整形が行なわれている。このような整形を行う
シュート波形除去手段は、原信号が特定の周波数を呈す
るとき、原信号のトラップとして働き輪郭補正を適正に
行えないことがある。この原因は、遅延回路によって取
得するシュート部分除去用の信号が輪郭補正信号に対し
て除去不能な位相関係になるためで、本発明は、このよ
うな位相関係になっても現信号の情報を損うことなく適
正な出力信号が得られるようにしたものである。即ち1
本発明では、上記シュート部分除去用の信りとして、原
信りに対してそれぞれ所定の遅れ時間を持つ複数の信号
と上記原信号とが同一時間に呈するレベルのうち、最大
レベル、及び最少レベルがそれぞれ追跡的に選択されて
形成された2つの信号を用いることで、原信号が特別な
周波数をとる場合に、上記2つの信号が輪郭補正信号に
対して上下のスライスレベルとして働くことにより、輪
郭補正された信号を得ることができる。
(Function) In an image quality improvement circuit using a delay circuit, a preshoot and a preshoot are applied to each of the rising and falling parts of the video waveform.
After obtaining a contour correction signal in which the characteristics of the waveform and the overshoot are sharpened, waveform shaping is performed to remove each of the above-mentioned shoot portions. When the original signal exhibits a specific frequency, the shoot waveform removal means that performs such shaping may act as a trap for the original signal and may not be able to properly perform contour correction. The reason for this is that the signal for removing the chute portion obtained by the delay circuit has a phase relationship with the contour correction signal that cannot be removed.The present invention allows information on the current signal to be stored even if such a phase relationship occurs. This allows a proper output signal to be obtained without any damage. That is, 1
In the present invention, the maximum level and the minimum level among the levels exhibited at the same time by a plurality of signals each having a predetermined delay time with respect to the original signal and the original signal are used as the reliability for removing the shoot portion. By using two signals that are each selected and formed in a tracking manner, when the original signal has a special frequency, the two signals act as upper and lower slice levels for the contour correction signal, so that the contour can be adjusted. A corrected signal can be obtained.

(実施例) 以下本発明を図示の実施例について説明する。(Example) The present invention will be described below with reference to the illustrated embodiments.

第1図は本発明に係る画質改善回路の一実施例を示す回
路図である。
FIG. 1 is a circuit diagram showing an embodiment of an image quality improvement circuit according to the present invention.

第1図において、点線内に示すブロック21は第9図の
最大レベル出力回路14〜16.及び最少レベル出力回
路17にて構成されるシュート波形除去回路であり、本
実施例は、このシュート波形除去回路21に導入する信
号として、輪郭補正回路18からの輪郭補正信号81−
以外に、原信号30.遅延回路12の出力31.及び遅
延回路13の出力S2をそれぞれ入力とする最大レベル
出力回路22.及び最少レベル出力回路23からの信号
3HAX、及び5HINを用いることを特徴としている
In FIG. 1, the block 21 shown within the dotted line is the maximum level output circuit 14-16 of FIG. and a minimum level output circuit 17, and in this embodiment, the contour correction signal 81- from the contour correction circuit 18 is input to the shoot waveform removal circuit 21.
In addition, the original signal 30. Output 31 of delay circuit 12. and a maximum level output circuit 22, which receives the output S2 of the delay circuit 13, respectively. It is characterized by using signals 3HAX and 5HIN from the minimum level output circuit 23.

即ち、原信号SOは遅延回路12に入力し、同回路12
よりその遅延時間だけ遅延された信号S1となって後段
の遅延回路13に入力する。この遅延回路13の出力S
2は、上記信号S1に対して遅延回路13の持つ遅延時
間だけ遅延された信号となる。
That is, the original signal SO is input to the delay circuit 12,
The signal S1 is then delayed by the delay time and is input to the delay circuit 13 at the subsequent stage. The output S of this delay circuit 13
2 is a signal delayed by the delay time of the delay circuit 13 with respect to the signal S1.

こうして取得された信号Sl 、32と原信号SOは、
それぞれ最大レベル出力回路22.及び最少レベル出力
回路23に入力する。最大レベル出力回路22は、シュ
ート波形除去回路21における最大レベル出力回路14
等を3人力形として構成したものを使用でき、また、最
少レベル出力回路23は、同様にシュート波形除去回路
21における最少レベル出力回路17と同様に構成され
る。
The signal Sl, 32 and the original signal SO obtained in this way are
Maximum level output circuit 22. and is input to the minimum level output circuit 23. The maximum level output circuit 22 is the maximum level output circuit 14 in the shoot waveform removal circuit 21.
The minimum level output circuit 23 is configured similarly to the minimum level output circuit 17 in the shoot waveform removal circuit 21.

これら最大レベル出力回路22.及び最少レベル出力回
路23は、それぞれ3つの入力が同一時間に呈するレベ
ルのうちで最も大きなレベル、及び最も小さなレベルを
追跡的に選択出力するものである。
These maximum level output circuits 22. The minimum level output circuit 23 selectively outputs the highest level and the lowest level among the levels exhibited by the three inputs at the same time.

シュート波形除去回路21では、最大レベル出力回路2
2からの信号3 WAXを、最大レベル出力回路14及
び16に入力し、最少レベル出力回路23からの信号5
HINを最大レベル出力回路15゜及び最大レベル出力
回路16にそれぞれ入力している。そして、最大レベル
出力回路14の出力$3′、及び最大レベル出力回路1
5の出力S4−はそれぞれ最少レベル出力回路17に入
力する。
In the shoot waveform removal circuit 21, the maximum level output circuit 2
The signal 3 WAX from 2 is input to the maximum level output circuits 14 and 16, and the signal 5 from the minimum level output circuit 23 is inputted to the maximum level output circuit 14 and 16.
HIN is input to the maximum level output circuit 15° and the maximum level output circuit 16, respectively. Then, the output $3' of the maximum level output circuit 14 and the maximum level output circuit 1
The outputs S4- of 5 are input to the minimum level output circuit 17, respectively.

最少レベル出力回路17には最大レベル出力回路16か
らの信号S5 =も入力しており、最少レベル出力回路
17は出力信号S6を導出している。
The signal S5 = from the maximum level output circuit 16 is also input to the minimum level output circuit 17, and the minimum level output circuit 17 derives an output signal S6.

なお、輪郭補正回路18は、例えば第6図の2数機分波
形を付加する構成を用いており、原信号SOを入力し、
その信号にプリシュート、オーバ−シュートを付加した
出力81′を出力する。
Note that the contour correction circuit 18 uses, for example, a configuration that adds waveforms for two or more machines as shown in FIG. 6, and inputs the original signal SO,
An output 81' is outputted by adding preshoot and overshoot to the signal.

本実施例は以上のように構成され、次にその動作を説明
する。
The present embodiment is configured as described above, and its operation will be explained next.

第2図は、信号SO〜S2の関係が第11図のような位
相関係にない場合の各部動作波形図であり、なお、第2
図において、各遅延回路12.13に設定された遅延時
間はそれぞれτで同一としているが、これは回路の本質
的な事項では無くそれぞれ異なっていても良い。
FIG. 2 is a diagram showing the operation waveforms of each part when the relationship between the signals SO to S2 does not have the phase relationship as shown in FIG.
In the figure, the delay times set in each of the delay circuits 12 and 13 are the same τ, but this is not an essential matter of the circuit and may be different.

先ず、最大レベル出力回路22にそれぞれ所定の遅延時
間の関係を持つ信号80.31.82が入力すると(第
2図a、b、clJ照)、最大レベル出力回路22は、
各信号SO〜S2が同一時間に呈するレベルのうち、最
大のものを選択し続は出力とする。したがって、同回路
22の出力5HAXは、第2図(d)に示すように、立
上り時間が信号SOと、立下り時間が信qS2と一致す
る信号(原信号SOをパルス信号とした場合論理和出力
)となる。また、最少レベル出力回路23は、信@SO
〜S2が同一時間に呈するレベルのうち、最少のものを
選択し続は出力とする。よって、同回路23の出力5H
INは、第2図(e)に示すように、信号$2と立上り
時間が一致し、信号SOと立ち下り時間が一致する信号
(論理積出力)となる。
First, when signals 80, 31, and 82 each having a predetermined delay time relationship are input to the maximum level output circuit 22 (see FIG. 2 a, b, clJ), the maximum level output circuit 22
Among the levels that each of the signals SO to S2 exhibit at the same time, the highest one is selected and output. Therefore, as shown in FIG. 2(d), the output 5HAX of the same circuit 22 is a signal whose rise time coincides with the signal SO and whose fall time coincides with the signal qS2 (if the original signal SO is a pulse signal, the logical sum output). In addition, the minimum level output circuit 23 is
Among the levels exhibited by S2 at the same time, the lowest one is selected and the next one is output. Therefore, the output 5H of the same circuit 23
As shown in FIG. 2(e), IN becomes a signal (AND output) whose rise time matches the signal $2 and whose fall time matches the signal SO.

一方、輪郭補正回路18は、信号S1を輪郭補正して2
数機分波形を付加した第2図(f)に示す輪郭補正信号
81’(Pi 、 P3 :ブリシュート。
On the other hand, the contour correction circuit 18 performs contour correction on the signal S1.
Contour correction signal 81' (Pi, P3: Brishoot) shown in FIG. 2(f) with waveforms for several machines added.

P2 、P4オーバーシュート)を発生づ“る。したが
って、この信号81′は、信号S1と時間的に略−致す
る信号であるが、それぞれ立上り、及び立下りに要する
時間は81′の方が81より短い。
Therefore, although this signal 81' is a signal that roughly matches the signal S1 in terms of time, the time required for rising and falling is longer for signal 81'. shorter than 81.

次に、シュート波形除去回路21の最大レベル出力回路
14は、信@ 3 HAXと輪郭補正信号$1゜とを入
力するので、その出力83′は、第2図(lに示すよう
に、プリシュートロ1.オーバシユートP4が除去され
且つ、立上り、及び立下り時間がS HAXに一致する
S3°となる。また、最少レベル出力回路15の出力8
4′は、信号St’よりプリシュート部P1.オーバー
シュートP4が除去され、且つ立上り、立下りが信号8
1−と−致する第2図(h)に示す信号となる。更に、
最大レベル出力回路16の出力85 ′は信号S HA
Xと等価となる。
Next, the maximum level output circuit 14 of the shoot waveform removal circuit 21 inputs the signal @3HAX and the contour correction signal $1°, so its output 83' is output from the preamplifier as shown in FIG. Shoottro 1. Overshoot P4 is removed and the rise and fall times become S3°, which matches SHAX. Also, the output 8 of the minimum level output circuit 15
4' is the preshoot section P1.4' based on the signal St'. Overshoot P4 is removed, and the rising and falling edges are signal 8.
The signal shown in FIG. 2(h), which corresponds to 1-, is obtained. Furthermore,
The output 85' of the maximum level output circuit 16 is the signal SHA
It becomes equivalent to X.

したがって、これらの信号83 ′、 84−及び85
 ′をそれぞれ人力する最少レベル出力回路17の出力
S6は、オーバシュートP2.プリシュートP3がその
シュート期間に信号S5−のレベルが選択されることで
除去され、信号S3−の立上り、及び立下りを信号84
 ′の立上り、及び立下りが選択されることにより除去
された第2図(j)に示すような信号となる。これによ
り、最少レベル出力回路17の出力36Gよ、プリシュ
ート、及びオバーシュートがすべて除去され、旦つ立上
り、及び立下りの悲峻な特性を呈することになる。
Therefore, these signals 83', 84- and 85
The output S6 of the minimum level output circuit 17 which manually outputs the overshoot P2. The preshoot P3 is removed by selecting the level of the signal S5- during the shoot period, and the rising and falling edges of the signal S3- are detected by the signal 84.
By selecting the rising and falling edges of ', a signal as shown in FIG. 2(j) is obtained, which is removed. As a result, all preshoot and overshoot are removed from the output 36G of the minimum level output circuit 17, resulting in a sharp rise and fall characteristic.

次に、第3図を参照して、信号SO〜S2が第11図に
示づような特別な位相関係になる場合の動作を説明する
Next, referring to FIG. 3, the operation when the signals SO to S2 have a special phase relationship as shown in FIG. 11 will be described.

第3図において、(a)〜(e)の基準レベルは同一で
ある。(a)は信号So 、81 、S2の位相関係を
示す。この位相関係で最大レベル出力回路22.及び最
少レベル出力回路23に各信号SO−$2が入力すると
、最大レベル出力回路22からは、出力S HAXとし
て第3図(b)に示すように基準レベルより所定量直流
分が増加した信号が発生し、最少レベル出力回路23が
らは出力S MINとして第3図(C)に示すように上
記直流分と略同等レベル低下した信号が発生する。これ
に対し、信号S1は、輪郭補正回路18の増幅別能によ
って増幅されるので、輪郭補正信号81′は、(a)に
示すSlよりもよりも高レベルの信号(第3図d参照)
となる。したがって、信号S1−のビークピークレベル
は当然、信号3 HAXの直流レベル、及び信号S H
IMの直流レベルを越える。
In FIG. 3, the reference levels of (a) to (e) are the same. (a) shows the phase relationship of the signals So, 81, and S2. With this phase relationship, the maximum level output circuit 22. When each signal SO-$2 is input to the minimum level output circuit 23, the maximum level output circuit 22 outputs a signal with a predetermined amount of DC increased from the reference level as an output SHAX, as shown in FIG. 3(b). is generated, and the minimum level output circuit 23 generates a signal as the output S MIN whose level is reduced to approximately the same level as the DC component as shown in FIG. 3(C). On the other hand, since the signal S1 is amplified by the amplification function of the contour correction circuit 18, the contour correction signal 81' is a signal at a higher level than Sl shown in (a) (see FIG. 3d).
becomes. Therefore, the peak peak level of the signal S1- is naturally equal to the DC level of the signal 3 HAX and the signal S H
Exceeds the IM DC level.

上記のようなレベル関係で各信号SHAχ、5HIN、
及びSl−がシュート波形除去回路21に入力すると、
最大レベル出力回路14の出力S3−は、第3図(e)
に示すような波形として現れ、最大レベル出力回路15
の出力34−は、第3図(f)に示す波形として現れる
。なお、最大レベル出力回路16の出力85′は、信号
S HAXと同じである。
Each signal SHAχ, 5HIN,
and Sl- are input to the shoot waveform removal circuit 21,
The output S3- of the maximum level output circuit 14 is as shown in FIG. 3(e).
It appears as a waveform as shown in the maximum level output circuit 15.
The output 34- appears as a waveform shown in FIG. 3(f). Note that the output 85' of the maximum level output circuit 16 is the same as the signal SHAX.

以上により、最少レベル出力回路17の出力S6は、第
3図(Q)の実線にて示すように、信号S1−を、信号
S HAXと5HINによる上下の直流レベルでスライ
スしたような波形が得られる。この波形は、原信号SO
の情報を含み、且つ輪郭が第2図の場合と問答に輪郭補
正されたものとして扱うことができる。
As a result, the output S6 of the minimum level output circuit 17 has a waveform obtained by slicing the signal S1- by the upper and lower DC levels of the signals SHAX and 5HIN, as shown by the solid line in FIG. 3(Q). It will be done. This waveform is the original signal SO
, and the contour can be treated as if it had been corrected to the question and answer in the case of FIG. 2.

次に、上記実施例に用いた最大レベル出力回路22、最
大レベル出力回路14〜16と、最少レベル出力回路2
3.17の具体的構成例を説明する。
Next, the maximum level output circuit 22, the maximum level output circuits 14 to 16, and the minimum level output circuit 2 used in the above embodiment will be explained.
A specific configuration example of 3.17 will be explained.

第4図(a)は最大レベル出力回路14〜16であり、
2つのトランジスタQl 、Q2の各コレクタを共通に
接続し、各エミッタを共通に接続し、共通コレクタは直
流電圧Vccの電源に接続し、共通エミッタは抵抗R1
を介してアース点に接続し、トランジスタQ1のベース
人力lxに加えられる入力信号とトランジスタQ2のベ
ース入力ha yに加えられる入力信号に対して高い方
のレベルの入力信号がトランジスタQ1 、Q2の共通
エツミタより出力される。
FIG. 4(a) shows the maximum level output circuits 14 to 16,
The collectors of the two transistors Ql and Q2 are connected in common, the emitters are connected in common, the common collector is connected to the power supply of DC voltage Vcc, and the common emitter is connected to the resistor R1.
The input signal that is higher in level than the input signal applied to the base input lx of the transistor Q1 and the input signal applied to the base input hay of the transistor Q2 is connected to the ground point through the transistor Q1 and Q2. Output from Etsumita.

第4図(b)は、最少レベル出力回路17を示し、3つ
のPNP形トランジスタQ3 、 Q4 、 Q5の共
通エミッタを抵抗R2介して直流電圧■cCの電源に接
続し、共通コレクタをアース点に1妾続し、トランジス
タQ3 、Q4 、Q5の各ベース入力端x、y、zに
加えられる3つの入力信号に対して最も低いレベルの入
力信号が共通エミッタより出力される。
FIG. 4(b) shows the minimum level output circuit 17, in which the common emitters of three PNP transistors Q3, Q4, and Q5 are connected to a power source of DC voltage ■cC via a resistor R2, and the common collector is connected to the ground point. The lowest level input signal for three input signals applied to the respective base input terminals x, y, and z of transistors Q3, Q4, and Q5 is outputted from the common emitter.

なお、最大レベル出力回路22は、第4図(a)におい
て、各トランジスタQl 、Q2と同等のトランジスタ
を追加すれば良い。また、最少レベル出力回路23]よ
、第4図(b)と同一の回路により構成することができ
る。このように本実施例は、原信号SOが特定の周波数
であっても、取得される出力波形は、原信号の情報を失
わず、立上り。
Note that the maximum level output circuit 22 may include additional transistors equivalent to the transistors Ql and Q2 in FIG. 4(a). Further, the minimum level output circuit 23] can be constructed by the same circuit as that shown in FIG. 4(b). In this way, in this embodiment, even if the original signal SO has a specific frequency, the obtained output waveform does not lose the information of the original signal and has a rising edge.

及び立下りが補正されているものである。and the falling edge has been corrected.

上記実施例は一例であって、例えばシュート波形除去回
路21は、種々の変形が可能であり、第5図のように、
最大レベル出力回路14〜16を最少レベル出力回路2
4〜26に入替え、且つ最少レベル出力回路17を最大
レベル出力回路27に入替えて構成しても良い。
The above embodiment is just an example, and for example, the shoot waveform removal circuit 21 can be modified in various ways, as shown in FIG.
The maximum level output circuits 14 to 16 are connected to the minimum level output circuit 2.
4 to 26, and the minimum level output circuit 17 may be replaced with the maximum level output circuit 27.

また、遅延回路の数は2個に限定されるものではない。Further, the number of delay circuits is not limited to two.

最大レベル出力回路22.及び最少レベル出力回路23
に入力する信号の数が多くなればなる程、第4図の場合
の信号S MAX 、 S HINが平坦化され、良好
な特性の輪郭補正が行えるからである。
Maximum level output circuit 22. and minimum level output circuit 23
This is because the more the number of signals input to the signal S MAX and S HIN in the case of FIG. 4 becomes flat, the better the contour correction can be performed.

[発明の効果コ 以上説明したように本発明によれば、プリシュート、及
びオーバーシュートを伴わない映像信号の立上り、及び
立下り特性補正において、特定の周波数のとぎに補正不
能となることがなく、映像帯域全体に亘って良好な補正
特性が得られる効果がある。
[Effects of the Invention] As explained above, according to the present invention, in correcting the rise and fall characteristics of a video signal without preshoot and overshoot, it is possible to prevent correction from becoming impossible at a specific frequency. , there is an effect that good correction characteristics can be obtained over the entire video band.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る画質改善回路の一実施例を示す回
路図、第2図及び第3図は第1図の動作を示す動作波形
図、第4図は上記実施例に使用する最大レベル出力回路
、及び最少レベル出力回路の一例を示す回路図、第5図
は他の実施例を示す回路図、第6図は従来の輪郭補正回
路の一例を示す回路図、第7図は第6図の動作説明用の
波形図、第8図は従来の輪郭補正回路の他の例を示す回
路図、第9図は本発明の先出願に係る画質改善回路の一
例を示す回路図、第10図及び第11図は第9図の回路
の動作を説明する動作説明図である。 12.13・・・遅延回路、 14〜16.22゜27
・・・最大レベル出力回路、 17.23〜26・・・
最少レベル出力回路、18・・・輪郭補正回路、21・
・・シュート波形除去回路、 SO・・・原信号、81
−・・・輪郭補正信号、 Q1〜Q5・・・トランジス
タ。 (0)            (b >第4図 第5図 第6図 第7図 第8図 第9図 第10図 第11図
FIG. 1 is a circuit diagram showing an embodiment of the image quality improvement circuit according to the present invention, FIGS. 2 and 3 are operation waveform diagrams showing the operation of FIG. 1, and FIG. A circuit diagram showing an example of a level output circuit and a minimum level output circuit, FIG. 5 is a circuit diagram showing another embodiment, FIG. 6 is a circuit diagram showing an example of a conventional contour correction circuit, and FIG. 7 is a circuit diagram showing an example of a conventional contour correction circuit. 6 is a waveform diagram for explaining the operation, FIG. 8 is a circuit diagram showing another example of the conventional contour correction circuit, FIG. 9 is a circuit diagram showing an example of the image quality improvement circuit according to the earlier application of the present invention, and FIG. 10 and 11 are operation explanatory diagrams for explaining the operation of the circuit shown in FIG. 9. 12.13...Delay circuit, 14~16.22°27
...Maximum level output circuit, 17.23~26...
Minimum level output circuit, 18... Contour correction circuit, 21.
...Shoot waveform removal circuit, SO...original signal, 81
-...Contour correction signal, Q1-Q5...Transistor. (0) (b > Figure 4 Figure 5 Figure 6 Figure 7 Figure 8 Figure 9 Figure 10 Figure 11

Claims (5)

【特許請求の範囲】[Claims] (1)原信号の波形の立上り部、立下がり部にそれぞれ
プリシュート、オーバーシュートを付加して輪郭の強調
された輪郭補正信号を得る輪郭補正手段と、 少なくとも2つの遅延回路を含み、上記原信号よりそれ
ぞれ時間的に遅れの関係にある複数の信号を発生せしめ
る遅れ信号発生手段と、 原信号、及び上記遅れ信号発生手段からの各信号を入力
し、これら入力信号が同一時間に呈するレベルのうち最
大レベルと最少レベルを選択出力する最大レベル検出手
段、および最少レベル検出手段と、 上記最大レベル検出手段からの信号、最少レベル検出手
段からの信号、及び上記輪郭補正信号とがそれぞれ入力
として供給され、出力として上記輪郭補正信号に付加さ
れたプリシュート、およびオーバーシュートが除去され
、且つ原信号に対して立上り部、立下り部を急峻にした
波形の信号を発生するシュート波形除去手段とを具備し
て成る画質改善回路。
(1) A contour correction means for obtaining a contour correction signal with an enhanced contour by adding preshoot and overshoot to the rising and falling portions of the waveform of the original signal, respectively, and at least two delay circuits; Delayed signal generation means for generating a plurality of signals that are each delayed in time from the signal, and inputting the original signal and each signal from the delayed signal generation means, and calculating the level that these input signals exhibit at the same time. Maximum level detection means and minimum level detection means for selectively outputting the maximum level and minimum level among them, and the signal from the maximum level detection means, the signal from the minimum level detection means, and the contour correction signal are respectively supplied as inputs. and a shoot waveform removing means that generates as an output a signal having a waveform in which preshoot and overshoot added to the contour correction signal are removed and whose rising and falling parts are steeper than the original signal. It is equipped with an image quality improvement circuit.
(2)上記シュート波形除去手段は、上記最大レベル検
出手段からの信号と上記輪郭補正信号とを入力し、両信
号を比較して最大レベル信号を出力する第1の最大レベ
ル出力回路と、 上記輪郭補正信号と上記最少レベル検出手段からの信号
とを入力し、両信号を比較して最大レベル信号を出力す
る第2の最大レベル出力回路と、上記最大レベル検出手
段、及び最少レベル検出からの各信号を入力し、両信号
を比較して最大レベル信号を出力する第3の最大レベル
出力回路と、上記第1、第2、第3の最大レベル出力回
路からの各出力信号を入力し、その3つの信号を比較し
て最少レベル信号を出力する第1の最少レベル出力回路
とから構成されたことを特徴とする特許請求の範囲第1
項に記載の画質改善回路。
(2) The shoot waveform removal means includes a first maximum level output circuit that inputs the signal from the maximum level detection means and the contour correction signal, compares both signals, and outputs a maximum level signal; a second maximum level output circuit that inputs the contour correction signal and the signal from the minimum level detection means, compares both signals, and outputs a maximum level signal; A third maximum level output circuit inputs each signal, compares both signals, and outputs a maximum level signal, and inputs each output signal from the first, second, and third maximum level output circuits, and a first minimum level output circuit that compares the three signals and outputs the minimum level signal.
Image quality improvement circuit described in section.
(3)上記シュート波形除去手段は、上記最大レベル検
出手段からの信号と上記輪郭補正信号とを入力し、両信
号を比較して最少レベル信号を出力する第2の最少レベ
ル出力回路と、 上記輪郭補正信号と上記最少レベル検出手段からの信号
とを入力し、両信号を比較して最少レベル信号を出力す
る第3の最少レベル出力回路と、上記最大レベル検出手
段、及び最少レベル検出からの各信号を入力し、両信号
を比較して最少レベル信号を出力する第4の最少レベル
出力回路と、上記第2、第3、第4の最少レベル出力回
路からの各出力信号を入力し、その3つの信号を比較し
て最大レベル信号を出力する第4の最大レベル出力回路
とから構成されたことを特徴とする特許請求の範囲第1
項に記載の画質改善回路。
(3) The shoot waveform removal means includes a second minimum level output circuit that receives the signal from the maximum level detection means and the contour correction signal, compares both signals, and outputs a minimum level signal; a third minimum level output circuit that receives the contour correction signal and the signal from the minimum level detection means, compares both signals, and outputs a minimum level signal; a fourth minimum level output circuit that inputs each signal, compares both signals, and outputs a minimum level signal, and inputs each output signal from the second, third, and fourth minimum level output circuits, and a fourth maximum level output circuit that compares the three signals and outputs the maximum level signal.
Image quality improvement circuit described in section.
(4)上記最大レベル検出手段は、ベースにそれぞれ異
なる信号が入力され、コレクタが共通に電圧源に接続さ
れ、エミッタが共通のエミッタ抵抗を介して基準電位点
に接続された複数のNPNトランジスタを有し、各トラ
ンジスタの共通エミッタより最大レベル信号を取出すよ
うにして成ることを特徴とする特許請求の範囲第1項に
記載の画質改善回路。
(4) The maximum level detection means described above comprises a plurality of NPN transistors each having a different signal input to its base, a collector connected to a common voltage source, and an emitter connected to a reference potential point via a common emitter resistance. 2. The image quality improving circuit according to claim 1, wherein the image quality improving circuit has a common emitter of each transistor and extracts a maximum level signal from a common emitter of each transistor.
(5)上記最少レベル検出手段は、ベースにそれぞれ異
なる信号が入力され、コレクタが共通に基準電位点に接
続され、エミッタが共通のエミッタ抵抗を介して電圧源
に接続された複数のPNPトランジスタを有し、各トラ
ンジスタの共通エミッタより最少レベル信号を取出すよ
うにして成ることを特徴とする特許請求の範囲第1項に
記載の画質改善回路。
(5) The above minimum level detection means comprises a plurality of PNP transistors each having a different signal input to its base, a collector connected to a common reference potential point, and an emitter connected to a voltage source via a common emitter resistance. 2. The image quality improvement circuit according to claim 1, wherein the image quality improvement circuit has a common emitter of each transistor and extracts a minimum level signal from a common emitter of each transistor.
JP61145661A 1986-06-20 1986-06-20 Picture quality improving circuit Pending JPS632470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61145661A JPS632470A (en) 1986-06-20 1986-06-20 Picture quality improving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61145661A JPS632470A (en) 1986-06-20 1986-06-20 Picture quality improving circuit

Publications (1)

Publication Number Publication Date
JPS632470A true JPS632470A (en) 1988-01-07

Family

ID=15390167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61145661A Pending JPS632470A (en) 1986-06-20 1986-06-20 Picture quality improving circuit

Country Status (1)

Country Link
JP (1) JPS632470A (en)

Similar Documents

Publication Publication Date Title
JP3458567B2 (en) Amplifier for MR head
KR910001166B1 (en) Image contour compensator
US4857779A (en) Circuit arrangement for reducing noise
JPS632470A (en) Picture quality improving circuit
JP2572794B2 (en) Method and circuit arrangement for generating a voltage with a triangular curve
JPH055725Y2 (en)
JPS6314577A (en) Picture quality improving circuit
JP3343405B2 (en) Image contour enhancer
JPH067632Y2 (en) Contour compensation circuit
JPH079483Y2 (en) Noise reduction circuit
US4568980A (en) Video clamping correction circuit
JP3826493B2 (en) Image signal contour correction circuit
JPH0221784Y2 (en)
JP2665190B2 (en) Pilot signal removal circuit
JPH02253771A (en) Contour correction circuit
JPS63290078A (en) Improvement circuit for picture quality
JP2005204096A (en) Circuit for correcting image quality
JPS60145790A (en) Sand castle pulse decoder
JPS5932211A (en) Slice circuit
JPH048700Y2 (en)
JP2755112B2 (en) Contour correction circuit
KR100260495B1 (en) Original color reproducing circuit
KR900003542Y1 (en) Noise minimising circuit of reproduce white signal
JP2687518B2 (en) Time axis correction device
KR950012250B1 (en) Outline enhancing circuit