JPS6324707A - Current mirror type amplifier circuit with gain control means - Google Patents

Current mirror type amplifier circuit with gain control means

Info

Publication number
JPS6324707A
JPS6324707A JP61167305A JP16730586A JPS6324707A JP S6324707 A JPS6324707 A JP S6324707A JP 61167305 A JP61167305 A JP 61167305A JP 16730586 A JP16730586 A JP 16730586A JP S6324707 A JPS6324707 A JP S6324707A
Authority
JP
Japan
Prior art keywords
current
transistor
current mirror
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61167305A
Other languages
Japanese (ja)
Other versions
JPH0556684B2 (en
Inventor
Hiroshi Tanigawa
寛 谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP61167305A priority Critical patent/JPS6324707A/en
Priority to US07/072,294 priority patent/US4814724A/en
Priority to KR1019870007623A priority patent/KR900008361B1/en
Publication of JPS6324707A publication Critical patent/JPS6324707A/en
Publication of JPH0556684B2 publication Critical patent/JPH0556684B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices

Abstract

PURPOSE:To prevent a gain from fluctuating by preventing the fluctuation of a bias voltage, by negating a signal component by inputting a signal whose phase is inverted from that of an input signal, to a current source circuit. CONSTITUTION:From an input terminal 1, an input signal current is inputted, and from an input terminal 2, the input signal current whose phase is inverted, and synchronized, is inputted. meanwhile, to diodeconnected transistors Q2 and Q9, a mirror current limited by a resistance R1, is supplied respectively through a current mirror circuit 11, and current mirror circuits 10 and 12. The input signals supplied from the input terminals 1 and 2, are overlapped on the above mirror currents, and are supplied as forward bias currents of the transistors Q2 and Q9. In this way, when a gain control current from a variable current source circuit 6 is supplied to a point P, the voltage between the terminals fluctuates, and the gain of a current mirror circuit 8 is set, and the signal component is offset, thereby, it is possible to prevent the bias voltage from fluctuating.

Description

【発明の詳細な説明】 〔発明の産業上の利用分野〕 本発明は、従来の電流ミラー回路を用いた増幅回路であ
り、半導体集積回路に適した利得制御手段を具えた電流
ミラー型増幅回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field of the Invention] The present invention is an amplifier circuit using a conventional current mirror circuit, and is a current mirror type amplifier circuit equipped with gain control means suitable for semiconductor integrated circuits. It is related to.

〔発明の技術的背景〕[Technical background of the invention]

第2図は、ダイオード接続されたトランジスタQ20と
トランジスタQ21からなる電流ミラー回路と入力信号
源22と可変抵抗Rがら形成され、3は出力端子、21
は電源端子であり、2oは可変電流源である。可変電流
源2oから可変電流IをトランジスタQ20のエミッタ
側に接続された抵抗Rに供給することにより、抵抗Rの
端子間電圧Vが変動して、トランジスタQ21のベース
電圧が可変されることによって電流ミラー回路の利得が
変化して出力電流■2が可変される。
FIG. 2 shows a current mirror circuit consisting of a diode-connected transistor Q20 and a transistor Q21, an input signal source 22, and a variable resistor R. 3 is an output terminal, 21
is a power supply terminal, and 2o is a variable current source. By supplying the variable current I from the variable current source 2o to the resistor R connected to the emitter side of the transistor Q20, the voltage V between the terminals of the resistor R is varied, and the base voltage of the transistor Q21 is varied, thereby increasing the current. The gain of the mirror circuit changes to vary the output current (2).

第2図に示すように、信号電流、出力電流を夫々It、
Iz とすると、 I+=I3  ・A、    ・・・・・・(1)1、
=r、  ・A2   ・・・・・・(2)と表される
As shown in Fig. 2, the signal current and output current are It,
If Iz, I+=I3 ・A, ......(1)1,
=r, ・A2 ......(2) is expressed.

但し、A I、 A 2は、A + = e ・Vsi
+ / VT 。
However, A I and A 2 are A + = e ・Vsi
+/VT.

Az = e−Vstz / VTの関係にあり、”I
IEl+VIIE2は、夫々トランシフ!、夕Q20.
Q21(7)ベース・エミッタ電圧である。尚、VTは
kT/qで表される熱電圧(kはボルツマン定数、qは
電子の電荷、Tは絶対温度)であり、■、は逆方向飽和
電流である。
There is a relationship of Az = e-Vstz / VT, and “I
IEl + VIIE2 are each transferred! , evening Q20.
Q21 (7) is the base-emitter voltage. Note that VT is a thermal voltage expressed as kT/q (k is Boltzmann's constant, q is electron charge, and T is absolute temperature), and 2 is a reverse saturation current.

又、ダイオード接続されたトランジスタQ20゜Q21
のベース・エミッタ電圧を夫々VB E I + V 
8 E2とし、抵抗Rの端子間の電圧を■とすると、次
のように表される。
Also, diode-connected transistor Q20゜Q21
Let the base and emitter voltages of VBE I + V be respectively
8 E2 and the voltage between the terminals of the resistor R is expressed as follows.

■1□=VB!+十■ ・・・・・・(3)又、信号電
流11と出力電流■2との関係は、(11(2) (3
1式より、次のように表される。
■1□=VB! +10■ ......(3) Also, the relationship between the signal current 11 and the output current ■2 is (11(2) (3
From equation 1, it is expressed as follows.

Iz”It  ・A   ・・・・・・(4)但し、A
は、A=e ・Vgz/Vtである。尚、トランジスタ
Q20.Q21のベース・エミッタ間電圧は、同一半導
体基板に形成される場合、略等しいものと考え、■、と
表す。
Iz"It ・A ......(4) However, A
is A=e·Vgz/Vt. Note that the transistor Q20. The base-emitter voltages of Q21 are considered to be approximately equal when formed on the same semiconductor substrate, and are expressed as {circle around (2)}.

従って、出力電流I2が入力電流11のA倍に設定され
る。即ち、抵抗Rの端子間電圧■を可変することによっ
て、その端子間電圧■が調整され所定の利得に設定され
る。
Therefore, the output current I2 is set to be A times the input current 11. That is, by varying the voltage (2) between the terminals of the resistor R, the voltage (2) between the terminals is adjusted and set to a predetermined gain.

しかし、斯る第2図の電流ミラー型増幅回路では、抵抗
Rに供給される信号電流■の変動によって、抵抗の端子
間電圧が変動する欠点があり、従って、信号電流■の変
動によって電流ミラー回路の利得が変動し、出力に歪が
生じる欠点がある為改善の余地があった。
However, the current mirror type amplifier circuit shown in FIG. There was room for improvement because the circuit gain fluctuated and the output was distorted.

又、利得制御手段を具えた電流増幅回路を1V以下の低
電圧源で安定に作動させて所定の増幅率を得ようとする
のは困難な面がある。
Furthermore, it is difficult to stably operate a current amplifying circuit equipped with a gain control means with a low voltage source of 1 V or less to obtain a predetermined amplification factor.

〔発明の目的〕[Purpose of the invention]

本発明は、上述の如き問題点を解決する為になされたも
ので、その目的は、利得制御が容易な電流ミラー型増幅
回路を提供するものである。
The present invention was made to solve the above-mentioned problems, and its purpose is to provide a current mirror type amplifier circuit whose gain can be easily controlled.

本発明の他の目的は、低電圧で動作する利得制御手段を
具えた電流ミラー型増幅回路を提供するものである。
Another object of the present invention is to provide a current mirror type amplifier circuit with gain control means that operates at low voltage.

〔発明の概要〕[Summary of the invention]

本発明の利得制御手段を具えた電流ミラー型増幅回路は
、トランジスタQ1とダイオード接続されたトランジス
タQ2からなる電流ミラー回路8と、電流ミラー回路8
の電流源用のトランジスタQ3.Q4と、トランジスタ
Q2のエミッタに接続された抵抗R1と、トランジスタ
Q2のエミッタと抵抗R1との接続点に接続された利得
制御の為の可変電流源回路6と、トランジスタQ2とト
ランジスタQ4との接続点に入力信号が入力される入力
端子1と、トランジスタQl、Q3の接続点を出力端子
3に接続され、抵抗R1に接続された電流源回路を具え
、その電流源回路に入力端子2が具えられ、その入力端
子2に入力端子1から供給される入力信号と位相の反転
した入力信号を入力して信号成分を打ち消すことによっ
て、バイアス電圧の変動を防止して、利得が変動するの
を防止したものである。
A current mirror type amplifier circuit equipped with gain control means of the present invention includes a current mirror circuit 8 consisting of a transistor Q1 and a diode-connected transistor Q2;
transistor Q3 for the current source. Q4, a resistor R1 connected to the emitter of the transistor Q2, a variable current source circuit 6 for gain control connected to the connection point between the emitter of the transistor Q2 and the resistor R1, and a connection between the transistor Q2 and the transistor Q4. The current source circuit includes an input terminal 1 to which an input signal is input, a connection point between transistors Ql and Q3 is connected to an output terminal 3, and a current source circuit is connected to a resistor R1, and an input terminal 2 is provided to the current source circuit. By inputting to input terminal 2 an input signal whose phase is inverted from that of the input signal supplied from input terminal 1 and canceling the signal component, fluctuations in the bias voltage and gain are prevented. This is what I did.

〔発明の実施例〕[Embodiments of the invention]

本発明の電流ミラー型増幅回路について第1図の実施例
に基づき説明する。
The current mirror type amplifier circuit of the present invention will be explained based on the embodiment shown in FIG.

第1図は、1,2は互いに位相の反転した入力信号が印
加される入力端子、3は出力端子、4は電源端子、5は
接地端子である。6は利得を制′41Hする為の可変電
流源回路、7は定電流源回路、8乃至12は電流ミラー
回路である。電流ミラー回路8はトランジスタQ1とダ
イオード接続されたトランジスタQ2から形成され、電
流ミラー回路8の電流源用トランジスタQ3.Q4は、
ダイオード接続さたトランジスタQ5.Q6と共に夫々
電流ミラー回路9,10を形成している。トランジスタ
Q5.Q6のコレクタ・ベースがトランジスタQ12.
Qllのコレクタに接続される。トランジスタQll、
Q12はトランジスタQIOとダイオード接続されたト
ランジスタQ13と共に電流ミラー回路11を形成して
いる。トランジスタQ7.Q8は電流ミラー回路12を
形成し、トランジスタQ7のコレクタがダイオード接続
されたトランジスタQ9のコレクタに接続され、電流源
回路を形成してミラー電流I、が抵抗R1に流れるよう
になされる。トランジスタQ7とQ9は入力端子2から
入力信号電流が重畳される電流源回路である。又、ダイ
オード接続されたトランジスタQ8のベース・コレクタ
がトランジスタQ10のコレクタに接続される。トラン
ジスタQ2及びQ9乃至Qllのエミッタが共通接続さ
れて抵抗R1に接続される。
In FIG. 1, reference numerals 1 and 2 are input terminals to which input signals whose phases are inverted to each other are applied, 3 is an output terminal, 4 is a power supply terminal, and 5 is a ground terminal. 6 is a variable current source circuit for controlling the gain 41H, 7 is a constant current source circuit, and 8 to 12 are current mirror circuits. The current mirror circuit 8 is formed of a transistor Q1 and a diode-connected transistor Q2, and the current source transistors Q3 . Q4 is
Diode connected transistor Q5. Together with Q6, they form current mirror circuits 9 and 10, respectively. Transistor Q5. The collector and base of Q6 are transistors Q12.
Connected to the collector of Qll. transistor Qll,
Q12 forms a current mirror circuit 11 together with transistor QIO and diode-connected transistor Q13. Transistor Q7. Q8 forms a current mirror circuit 12, and the collector of transistor Q7 is connected to the collector of diode-connected transistor Q9, forming a current source circuit so that mirror current I flows through resistor R1. Transistors Q7 and Q9 are current source circuits in which input signal current from input terminal 2 is superimposed. Further, the base and collector of the diode-connected transistor Q8 are connected to the collector of the transistor Q10. The emitters of transistors Q2 and Q9 to Qll are commonly connected to resistor R1.

斯る電流ミラー型増幅回路に於いては、入力端子1から
人力信号電流(±ItN)が入力され、入力端子2から
入力信号電流(土T 1.4’) とは位相が反転し、
且つ同期した人力信号電流(+″■、9)が入力される
。一方、ダイオード接続されたトランジスタQ2.Q9
には、抵抗R1によって制限されたミラー電流■1が夫
々電流ミラー回路11と電流ミラー回路10.12を介
して供給される。入力端子1,2から供給される入力信
号は、それらのミラー電流11に重畳されて、N、 ±
I+J。
In such a current mirror type amplifier circuit, a human input signal current (±ItN) is input from input terminal 1, and the phase is inverted from that of the input signal current (T 1.4') from input terminal 2.
In addition, a synchronized human power signal current (+''■, 9) is input. On the other hand, diode-connected transistors Q2 and Q9
A mirror current (1) limited by a resistor R1 is supplied to the current mirror circuit 11 and the current mirror circuit 10.12, respectively. The input signals supplied from input terminals 1 and 2 are superimposed on their mirror currents 11, so that N, ±
I+J.

(II:j:IIs)の電流がダイオード接続されたト
ランジスタQ2とQ9の順方向電流として供給される。
A current of (II:j:IIs) is supplied as a forward current to diode-connected transistors Q2 and Q9.

従って、トランジスタQ2.Q9乃至Q11と抵抗R1
との接続点Pでは、互いに位相の反転した入力信号成分
(±11N)、(子■、8)が相殺されて直流成分I、
のみが抵抗R1に流れる。
Therefore, transistor Q2. Q9 to Q11 and resistor R1
At the connection point P, the input signal components (±11N), (child ■, 8) whose phases are inverted to each other cancel each other out, and the DC components I,
only flows through resistor R1.

従って、P点に可変電流源回路6からlvの利得制御電
流が供給されると、抵抗R1には、N。
Therefore, when a gain control current of lv is supplied from the variable current source circuit 6 to the point P, the resistor R1 has a voltage of N.

+Iv)の電流が流れる。依って、抵抗R1の端子間に
は、(II  +)v)R1の端子間電圧■が生じるこ
とになる。この端子間電圧(TI+IV)R1がトラン
ジスタQ1のバイアス電圧となり、可変電流1vの変動
に応して抵抗R1の端子間電圧が変動して電流ミラー回
路8の利得が設定される。又、抵抗R1の端子間電圧(
トランジスタQ1のバイアス電圧)は、信号成分が相殺
されるので、それによってバイアス電圧が変動すること
がなく、可変電流tA6からの制御電流Ivが一定であ
れば、電流ミラー回路8の利得は一定である。
+Iv) current flows. Therefore, an inter-terminal voltage (II +)v)R1 is generated between the terminals of the resistor R1. This inter-terminal voltage (TI+IV) R1 becomes the bias voltage of the transistor Q1, and the inter-terminal voltage of the resistor R1 changes in response to fluctuations in the variable current 1V, thereby setting the gain of the current mirror circuit 8. Also, the voltage between the terminals of resistor R1 (
Since the signal components of the bias voltage of the transistor Q1 are canceled out, the bias voltage does not fluctuate due to this, and if the control current Iv from the variable current tA6 is constant, the gain of the current mirror circuit 8 is constant. be.

無論、制?IU電流■9を可変すれば、電流ミラー回路
の利得は、出力信号を歪ませることなく制御することが
可能である。
Of course, the system? By varying the IU current 9, the gain of the current mirror circuit can be controlled without distorting the output signal.

尚、本発明に係る電流ミラー型の増幅回路の出力電流■
。Uアは、第2図の従来例で説明したように、±T、、
−Aで表される。
Note that the output current of the current mirror type amplifier circuit according to the present invention is
. As explained in the conventional example in Fig. 2, Ua is ±T, .
-Represented by A.

又、本発明の電流ミラー型増幅回路では、トランジスタ
の飽和電圧VCE(latl  とトランジスタの■1
と抵抗R1の端子間の電圧■によって構成されている為
に約0.9Vで充分に動作するものであり、低電圧源に
効果的なものである。
In addition, in the current mirror type amplifier circuit of the present invention, the saturation voltage VCE (latl) of the transistor and
Since it is constituted by the voltage (2) between the terminals of the resistor R1 and the terminals of the resistor R1, it operates satisfactorily at approximately 0.9V, and is effective as a low voltage source.

〔発明の効果〕〔Effect of the invention〕

本発明の利得制御手段を具えた電流ミラー型増幅回路は
、1■以下の低電圧電源Vccで使用可能なものであり
、斯る回路は、入力信号の振幅によって利得が変動する
ことがなく、出力に歪を発生させることもない優れた利
得制御手段を具えた電流ミラー型増幅回路であり、音響
用の増幅回路として極めて有効である。
The current mirror type amplifier circuit equipped with the gain control means of the present invention can be used with a low voltage power supply Vcc of 1 or less, and the gain of such a circuit does not vary depending on the amplitude of the input signal. This is a current mirror type amplifier circuit equipped with an excellent gain control means that does not cause distortion in the output, and is extremely effective as an audio amplifier circuit.

又、本発明の利得制御手段を具えた電流ミラー型増幅回
路は、利得制御回路を始め、低電圧用の電子ボリウムや
減衰器等の半導体集積回路に好適な回路である。
Further, the current mirror type amplifier circuit equipped with the gain control means of the present invention is suitable for semiconductor integrated circuits such as gain control circuits, low voltage electronic volume regulators, and attenuators.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に係る利得制御手段を具えた電流ミラ
ー型増幅回路の実施例を示す図、第2図は、従来の電流
ミラー回路を用いた増幅回路である。 1.2;入力端子、3:出力端子、4:電源端子5:接
地端子、6:可変電流源回路、7:定電流源、8乃至1
2:電流ミラー回路、Ql乃至Q13:トランジスタ、
R1:抵抗
FIG. 1 shows an embodiment of a current mirror type amplifier circuit equipped with gain control means according to the present invention, and FIG. 2 shows an amplifier circuit using a conventional current mirror circuit. 1.2; input terminal, 3: output terminal, 4: power supply terminal 5: ground terminal, 6: variable current source circuit, 7: constant current source, 8 to 1
2: Current mirror circuit, Ql to Q13: Transistor,
R1: resistance

Claims (2)

【特許請求の範囲】[Claims] (1)第1のトランジスタとダイオード接続された第2
のトランジスタからなる第1の電流ミラー回路と、該第
1の電流ミラー回路の電流源用の第3と第4のトランジ
スタと、該第2のトランジスタのエミッタに接続された
抵抗と、該第2のトランジスタのエミッタと該抵抗との
接続点に接続された利得制御の為の可変電流源回路と、
該第2のトランジスタと該第4のトランジスタとの接続
点に接続された第1の入力端子と、該第1と該第3のト
ランジスタとの接続点に接続された出力端子と、該抵抗
に接続された電流源回路と、該電流源回路に接続された
第2の入力端子とを具え、該第1の入力端子から供給さ
れる入力信号と位相の反転した入力信号を該第2の入力
端子から供給することを特徴とする利得制御手段を具え
た電流ミラー型増幅回路。
(1) The second transistor is diode-connected to the first transistor.
a first current mirror circuit consisting of a transistor, third and fourth transistors for current sources of the first current mirror circuit, a resistor connected to the emitter of the second transistor, and a resistor connected to the emitter of the second transistor; a variable current source circuit for gain control connected to a connection point between the emitter of the transistor and the resistor;
a first input terminal connected to a connection point between the second transistor and the fourth transistor; an output terminal connected to a connection point between the first and third transistors; a current source circuit connected to the current source circuit; and a second input terminal connected to the current source circuit; A current mirror type amplifier circuit equipped with a gain control means that is supplied from a terminal.
(2)前記第1の電流ミラー回路の電流源用トランジス
タの夫々が、第2と第3の電流ミラー回路の出力段のト
ランジスタであって、その電流ミラー回路のバイアス側
のトランジスタが夫々第4の電流ミラー回路の出力段の
トランジスタと接続されており、該第1の電流ミラー回
路のバイアス側のトランジスタのエミッタと該第4の電
流ミラー回路の出力段のトランジスタのエミッタが共通
接続されて前記抵抗に接続された特許請求の範囲第1項
記載の利得制御手段を具えた電流ミラー型増幅回路。
(2) Each of the current source transistors of the first current mirror circuit is an output stage transistor of the second and third current mirror circuits, and the bias side transistor of the current mirror circuit is a fourth transistor. The emitters of the transistors on the bias side of the first current mirror circuit and the emitters of the transistors on the output stage of the fourth current mirror circuit are connected in common to the transistors in the output stage of the fourth current mirror circuit. A current mirror type amplifier circuit comprising a gain control means according to claim 1 connected to a resistor.
JP61167305A 1986-07-15 1986-07-16 Current mirror type amplifier circuit with gain control means Granted JPS6324707A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61167305A JPS6324707A (en) 1986-07-16 1986-07-16 Current mirror type amplifier circuit with gain control means
US07/072,294 US4814724A (en) 1986-07-15 1987-07-13 Gain control circuit of current mirror circuit type
KR1019870007623A KR900008361B1 (en) 1986-07-16 1987-07-15 Current mirror type amplifier circuit having gain control measure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61167305A JPS6324707A (en) 1986-07-16 1986-07-16 Current mirror type amplifier circuit with gain control means

Publications (2)

Publication Number Publication Date
JPS6324707A true JPS6324707A (en) 1988-02-02
JPH0556684B2 JPH0556684B2 (en) 1993-08-20

Family

ID=15847285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61167305A Granted JPS6324707A (en) 1986-07-15 1986-07-16 Current mirror type amplifier circuit with gain control means

Country Status (2)

Country Link
JP (1) JPS6324707A (en)
KR (1) KR900008361B1 (en)

Also Published As

Publication number Publication date
JPH0556684B2 (en) 1993-08-20
KR880002320A (en) 1988-04-30
KR900008361B1 (en) 1990-11-17

Similar Documents

Publication Publication Date Title
US4814724A (en) Gain control circuit of current mirror circuit type
JPH0322723B2 (en)
US4791385A (en) Voltage controlled amplifier for symmetrical electrical signals
JPS6324707A (en) Current mirror type amplifier circuit with gain control means
JPH0321927B2 (en)
JPH0535613Y2 (en)
JP3400354B2 (en) Current source circuit
JP3129071B2 (en) Voltage controlled amplifier
JPS62133810A (en) Multiplication circuit
JP2935781B2 (en) Equivalent floating resistance circuit
JP3267897B2 (en) Gain control circuit
JPS6123691B2 (en)
JPS6010446B2 (en) distortion correction circuit
JP2716560B2 (en) Semiconductor integrated circuit
KR960008145Y1 (en) Current source
JPH0546792A (en) Multiplying circuit
JPH066607Y2 (en) Gain control circuit
JPS58146111A (en) Constant current circuit
JPH0363847B2 (en)
JPH0430761B2 (en)
JPS6123690B2 (en)
JPS61285810A (en) Operational amplifier
JPS624037B2 (en)
JPS61148909A (en) Amplifier circuit
JPS5834613A (en) Variable electronic impedance device