JPS6324639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6324639A JPS6324639A JP16862186A JP16862186A JPS6324639A JP S6324639 A JPS6324639 A JP S6324639A JP 16862186 A JP16862186 A JP 16862186A JP 16862186 A JP16862186 A JP 16862186A JP S6324639 A JPS6324639 A JP S6324639A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- silicon oxide
- semiconductor device
- polycrystalline silicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 3
- 229910052723 transition metal Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 150000003624 transition metals Chemical class 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 8
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000005546 reactive sputtering Methods 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- -1 transition metal nitrides Chemical class 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体！Ｉｔの構造に関し、特に半導体基板の
一主面に形成した能動素子お工び受動素子と、こｎらｔ
接続する配線金属の接続点の構造。
一主面に形成した能動素子お工び受動素子と、こｎらｔ
接続する配線金属の接続点の構造。
あるいは、配線金属と配線金属間の接続点の構造に関す
る。
る。
従来、この種の接続方法としては、接続点に開孔を形成
後、配線金属（主にアルミニタム）をスパッタ法にＬり
ｊ＆積していた０又、一部には配線金属の下に多結晶ケ
イ素、高融点金属お工び遷移金属の窒化物等のＲ腰全形
成している。こ７１．は配線金属と半導体基板が接続す
る部分において後の熱処理工程で金属−半導体基板間反
応が起こるの全防ぐためである。
後、配線金属（主にアルミニタム）をスパッタ法にＬり
ｊ＆積していた０又、一部には配線金属の下に多結晶ケ
イ素、高融点金属お工び遷移金属の窒化物等のＲ腰全形
成している。こ７１．は配線金属と半導体基板が接続す
る部分において後の熱処理工程で金属−半導体基板間反
応が起こるの全防ぐためである。
上述した従来の接続方法は、接続開孔の断面アスペクト
比が大きくなると、１９８５年秋季応用物理学会３ ｐ
−Ｖ −１０の第４１８頁に記載さｎている工うに、
「日影効果」により接続開孔内に配線金ＪＫ４が入ジ込
まなくなる。その結果接続が安定して形成できなくなり
、新緑することもある。
比が大きくなると、１９８５年秋季応用物理学会３ ｐ
−Ｖ −１０の第４１８頁に記載さｎている工うに、
「日影効果」により接続開孔内に配線金ＪＫ４が入ジ込
まなくなる。その結果接続が安定して形成できなくなり
、新緑することもある。
近年の半導体集積回路の高ｆｆ１ｌｉ化に伴い素子が微
細化さｎ％受受量開孔平面上の寸法も微細なものとなっ
ている。しかるに、この接続曲孔？開ける絶縁膜の厚さ
を減らすことにできない。なぜならば、絶Ｉｉ１膜を薄
くすると配線と基板間の容量または配線と配線間の容量
が増加し、デバイスの動作速度が劣下するためである。
細化さｎ％受受量開孔平面上の寸法も微細なものとなっ
ている。しかるに、この接続曲孔？開ける絶縁膜の厚さ
を減らすことにできない。なぜならば、絶Ｉｉ１膜を薄
くすると配線と基板間の容量または配線と配線間の容量
が増加し、デバイスの動作速度が劣下するためである。
その結果、接続開孔は横に小さく、縦に長い、即ち断面
アスペクト比の大きなものとなり、上述した様に配線金
属との接続が安定して形成できなくなる。又、接続開孔
の１１０壁にテーパーをつけて上述の「日影効果」を減
らすことも考えら（Ｌるが、この方法に、開孔の間隔が
制限を受ける丸め、高密度集積化には不向きである。
アスペクト比の大きなものとなり、上述した様に配線金
属との接続が安定して形成できなくなる。又、接続開孔
の１１０壁にテーパーをつけて上述の「日影効果」を減
らすことも考えら（Ｌるが、この方法に、開孔の間隔が
制限を受ける丸め、高密度集積化には不向きである。
本発明に工ｎは、半導体基板の一主面に形成した能動素
子お工び受動素子とこｎら全接続する配線金属との恢枕
点における絶縁膜に形成した開孔において、この開孔の
少くとも側壁面お工び底面に不純物を添加した第１の多
結晶ケイ素が溝全埋め込まない姿態で形成さ１％第２の
多結晶が酸化ケイ素ｔはさんで開孔全埋め込む姿態で形
成され、配線金属が少くとも第１の多結晶と電気的に接
続する姿態で形成さｎている構造を得る。この工うに１
本発明は接続開孔を導電性物買七少くとも一部に含む物
質で予じめ埋め込んで表面全平担にした後、配線金属を
スパッタ法にニジ堆積している為、「日影効果」上受け
ず、安？した配線構造を得ることができる。
子お工び受動素子とこｎら全接続する配線金属との恢枕
点における絶縁膜に形成した開孔において、この開孔の
少くとも側壁面お工び底面に不純物を添加した第１の多
結晶ケイ素が溝全埋め込まない姿態で形成さ１％第２の
多結晶が酸化ケイ素ｔはさんで開孔全埋め込む姿態で形
成され、配線金属が少くとも第１の多結晶と電気的に接
続する姿態で形成さｎている構造を得る。この工うに１
本発明は接続開孔を導電性物買七少くとも一部に含む物
質で予じめ埋め込んで表面全平担にした後、配線金属を
スパッタ法にニジ堆積している為、「日影効果」上受け
ず、安？した配線構造を得ることができる。
〔第１の実施例〕
次に本発明につき図面を用いて説明する。
第１図（ａ）中１０１は、単結晶ケイ素基板である。
この上に、例えば酸化ケイ素１０２′＃の絶縁膜？厚さ
１．５μｍ程度堆積し、第１図（ｂ） Ｋ示すＬうに直
径１．０μｍ８度の接続孔１０８を反応性スパッタエツ
チング等により開ける。次に第１図（ｃ）に示す工うに
第１の多結晶ケイ素１０３を厚さ０．２μｍ程度減圧Ｃ
ＶＤ法等の段差被覆性に潰れた方法で成長し、リン全拡
散した後、第１凶（ｄ）に示す工うに第１の多結晶ケイ
素の表面全酸化して酸化ケイ素１０４會形成する。次に
、減圧ＣＶＤ等の段差被覆性に優ｎｆｃ方法で第２の多
結晶ケイ素１０５を接続孔が埋まるまで成長し、第１図
（ｅ）に示すＬうに接続孔以外の領域の酸化ケイ素１０
４が露出するまで第２の多結晶ケイ素１０５を酸化ケイ
素と選択比の高い条件でエツチングする。この時、酸化
ケイ素１０４はストッパーの役目ｔ″は几すわけである
。勿論この酸化ケイ素は窒化ケイ素等他の絶縁膜でも可
能である。次に露出した酸化ケイ素１０４を弗酸等にニ
ジ除去後、第１図（ｆ）に示す工うにアルミニウム１０
６ｔ−スパッタ法にエフ、厚さ１．０μｍａ度堆積して
配線構造を得る。第１図（ｆ）かられかる工うに、アル
ミニウム１０６と基板１０１；ｔ、２４１の多結晶ケイ
素１０３にエフ接続さｎる〇 ここで、多結晶ケイ素１０３エク抵抗の低い物質を多結
晶ケイ素１０３に替えて使用すｎは接続部の寄生抵抗が
Ｌり低下する。例えば遷移金属の窒化物や高融点金属あ
るいはシリサイド等紫用いｎば良い。Ｉｔ、Ｍ１図（ｃ
）において第１の多結晶ケイ素１０３ｔ−形成後ＣＶＤ
法等にエフ高融点金属全形成し、シンターして、第２図
に示すＬうに、第１の多結晶ケイ素２０１の表面にシリ
サイド２０２’に形成したシリサイドと多結晶ケイ素の
二層構造体、いわゆるポリサイドを用いても良いことは
いうまでもない。更に、第３図に示す工うに接続孔を不
純物全添加した多結晶３０１のみで埋めても良い。
１．５μｍ程度堆積し、第１図（ｂ） Ｋ示すＬうに直
径１．０μｍ８度の接続孔１０８を反応性スパッタエツ
チング等により開ける。次に第１図（ｃ）に示す工うに
第１の多結晶ケイ素１０３を厚さ０．２μｍ程度減圧Ｃ
ＶＤ法等の段差被覆性に潰れた方法で成長し、リン全拡
散した後、第１凶（ｄ）に示す工うに第１の多結晶ケイ
素の表面全酸化して酸化ケイ素１０４會形成する。次に
、減圧ＣＶＤ等の段差被覆性に優ｎｆｃ方法で第２の多
結晶ケイ素１０５を接続孔が埋まるまで成長し、第１図
（ｅ）に示すＬうに接続孔以外の領域の酸化ケイ素１０
４が露出するまで第２の多結晶ケイ素１０５を酸化ケイ
素と選択比の高い条件でエツチングする。この時、酸化
ケイ素１０４はストッパーの役目ｔ″は几すわけである
。勿論この酸化ケイ素は窒化ケイ素等他の絶縁膜でも可
能である。次に露出した酸化ケイ素１０４を弗酸等にニ
ジ除去後、第１図（ｆ）に示す工うにアルミニウム１０
６ｔ−スパッタ法にエフ、厚さ１．０μｍａ度堆積して
配線構造を得る。第１図（ｆ）かられかる工うに、アル
ミニウム１０６と基板１０１；ｔ、２４１の多結晶ケイ
素１０３にエフ接続さｎる〇 ここで、多結晶ケイ素１０３エク抵抗の低い物質を多結
晶ケイ素１０３に替えて使用すｎは接続部の寄生抵抗が
Ｌり低下する。例えば遷移金属の窒化物や高融点金属あ
るいはシリサイド等紫用いｎば良い。Ｉｔ、Ｍ１図（ｃ
）において第１の多結晶ケイ素１０３ｔ−形成後ＣＶＤ
法等にエフ高融点金属全形成し、シンターして、第２図
に示すＬうに、第１の多結晶ケイ素２０１の表面にシリ
サイド２０２’に形成したシリサイドと多結晶ケイ素の
二層構造体、いわゆるポリサイドを用いても良いことは
いうまでもない。更に、第３図に示す工うに接続孔を不
純物全添加した多結晶３０１のみで埋めても良い。
尚、本実施例では基板１０１と＠接接続を形成し几場合
につき説明したが、特定領域に形成した不純物拡散領域
との接続においても、本発明が同様に有効であることは
いうまでもない。
につき説明したが、特定領域に形成した不純物拡散領域
との接続においても、本発明が同様に有効であることは
いうまでもない。
〔第２の実施例〕
本実施例は配線と配線の間の接続について述べる０
第２図（ａ）に示すように、単結晶ケイ素基板４０１上
に第１の絶縁膜４０２ ？ｉ−介して第１の配琺として
形成した例えばシリサイド４０３上に更に第２の絶縁膜
４０４を厚さ１．５μｍ程度形成する。
に第１の絶縁膜４０２ ？ｉ−介して第１の配琺として
形成した例えばシリサイド４０３上に更に第２の絶縁膜
４０４を厚さ１．５μｍ程度形成する。
次にフォトリングラフおＬび反応性スパッメエッチング
にＬり第２Ｌａ（ｂ）に示すようにＩ径Ｌｏａｍ程度の
接続孔４０５ｔ−開ける。あとは、第１の実施例と同様
にして第２１９（ｃ）に示す工うに、配線と配線間の接
続を得る。但し、第２図（ｃ）において、４０６が第１
の多結晶ケイ素、４０７が第２の多結晶ケイ素４０８が
アルミニウムである。
にＬり第２Ｌａ（ｂ）に示すようにＩ径Ｌｏａｍ程度の
接続孔４０５ｔ−開ける。あとは、第１の実施例と同様
にして第２１９（ｃ）に示す工うに、配線と配線間の接
続を得る。但し、第２図（ｃ）において、４０６が第１
の多結晶ケイ素、４０７が第２の多結晶ケイ素４０８が
アルミニウムである。
面１本来施例では、第１の配線としてシリサイド４０３
を用Ｌｎｆｃが金属や不純物を添加した多結晶ケイ素等
の他の４電物質に対しても本発明が有効であることに明
白である。
を用Ｌｎｆｃが金属や不純物を添加した多結晶ケイ素等
の他の４電物質に対しても本発明が有効であることに明
白である。
以上発明した通り、本発明は断面アスペクト比の大きな
接続開口に対しても高密度集積化上そこなうことなく安
定しｆｃ接続４１現することができ、半導体集積回路の
信頼性おＬび高密直積化全大巾に向上できる効果がある
。
接続開口に対しても高密度集積化上そこなうことなく安
定しｆｃ接続４１現することができ、半導体集積回路の
信頼性おＬび高密直積化全大巾に向上できる効果がある
。
第１図（ａ）〜（ｆ）は本発明の第１の実施例を工程順
に示した断面図、第２図および第３図はそｎ−ｅｎ本発
明の第１の実施例の変形例を示す断面図、第４図（ａ３
〜（ｃ）は、第２の実施例を工程順に示した断面図であ
る。 １０１．４０１・・・・・・単結晶ケイ素基板、１０２
，１０４・・・・・・酸化ケイ素、１０３，２０１，４
０６・・・・・・第１の多結晶ケイ素、１０５，４０７
・・・・・・第２の多結晶ケイ素、１０６．４０８・・
・・・・アルミニウム％ ２０２，４０３・・・・・・
シリサイド、１０８，４０５・・・・・・接続孔、４０
２・・・・・・第１の絶縁膜、４０４・・・・・・ｉ２
の絶縁膜、３０１・・・・・・不純物を添加した多結晶
ケイ素。 代理人 弁理士 内 原 晋、 ′＜ａＪ （レフ （Ｃ） ￥、Ｉ
工４（ｄノ （り 茅１団 事２圀 寮３頂
に示した断面図、第２図および第３図はそｎ−ｅｎ本発
明の第１の実施例の変形例を示す断面図、第４図（ａ３
〜（ｃ）は、第２の実施例を工程順に示した断面図であ
る。 １０１．４０１・・・・・・単結晶ケイ素基板、１０２
，１０４・・・・・・酸化ケイ素、１０３，２０１，４
０６・・・・・・第１の多結晶ケイ素、１０５，４０７
・・・・・・第２の多結晶ケイ素、１０６．４０８・・
・・・・アルミニウム％ ２０２，４０３・・・・・・
シリサイド、１０８，４０５・・・・・・接続孔、４０
２・・・・・・第１の絶縁膜、４０４・・・・・・ｉ２
の絶縁膜、３０１・・・・・・不純物を添加した多結晶
ケイ素。 代理人 弁理士 内 原 晋、 ′＜ａＪ （レフ （Ｃ） ￥、Ｉ
工４（ｄノ （り 茅１団 事２圀 寮３頂
Claims (1)
- 【特許請求の範囲】 １）半導体基板の一主面に形成した能動素子および受動
素子とこれらを接続する配線金属との接続点における絶
縁膜に開孔を有し、該開孔の少くとも側壁面および底面
に導電性被膜が前記開孔の溝を埋め込まない姿態で形成
され、多結晶物質が絶縁膜をはさんで前記開孔を埋め込
む姿態で形成され、配線金属が少くとも前記第１の多結
晶と電気的に接続する姿態で形成されていることを特徴
とする半導体装置。 ２）前記絶縁膜が酸化ケイ素もしくは窒化ケイ素である
ことを特徴とする特許請求の範囲第１項記載の半導体装
置。 ３）前記導電性被膜は不純物を添加した多結晶ケイ素と
その表面に形成した金属層とを含んでいることを特徴と
する特許請求の範囲第１項又は第２項記載の半導体装置
。 ４）前記導電性被膜は不純物を添加した多結晶ケイ素と
その表面に形成したシリサイド層とを含んでいることを
特徴とする特許請求の範囲第１項又は第２項記載の半導
体装置。 ５）前記導電性被膜は不純物を添加した多結晶ケイ素、
高融点金属遷移金属の窒化物およびシリサイドから選ば
れる物質で形成されていることを特徴とする特許請求の
範囲第１項又は第２項記載の半導体装置。 ６）前記多結晶物質は非晶質ケイ素であることを特徴と
する特許請求の範囲第１、２、３、４又は５項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16862186A JPS6324639A (ja) | 1986-07-16 | 1986-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16862186A JPS6324639A (ja) | 1986-07-16 | 1986-07-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6324639A true JPS6324639A (ja) | 1988-02-02 |
Family
ID=15871453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16862186A Pending JPS6324639A (ja) | 1986-07-16 | 1986-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324639A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840844A (ja) * | 1982-08-09 | 1983-03-09 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62281451A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-07-16 JP JP16862186A patent/JPS6324639A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840844A (ja) * | 1982-08-09 | 1983-03-09 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62281451A (ja) * | 1986-05-30 | 1987-12-07 | Fujitsu Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4960732A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US4884123A (en) | Contact plug and interconnect employing a barrier lining and a backfilled conductor material | |
| US4833519A (en) | Semiconductor device with a wiring layer having good step coverage for contact holes | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPH11233627A (ja) | 半導体装置の製造方法 | |
| JPS61133646A (ja) | 半導体装置の製造方法 | |
| JPS6010673A (ja) | 半導体装置 | |
| JPS6324639A (ja) | 半導体装置 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPS6362107B2 (ja) | ||
| JPS59155951A (ja) | 半導体装置の製造方法 | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JPH043455A (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPH01150338A (ja) | 配線形成方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2720657B2 (ja) | 半導体装置及びその製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPS62205647A (ja) | 導電体材料の選択的堆積法 | |
| JPS63166246A (ja) | 半導体装置の層間接続方法 | |
| JP2998444B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH04348548A (ja) | 半導体装置及びその製造方法 |