JPS63245920A - 半導体アニ−ル方法 - Google Patents

半導体アニ−ル方法

Info

Publication number
JPS63245920A
JPS63245920A JP9088287A JP9088287A JPS63245920A JP S63245920 A JPS63245920 A JP S63245920A JP 9088287 A JP9088287 A JP 9088287A JP 9088287 A JP9088287 A JP 9088287A JP S63245920 A JPS63245920 A JP S63245920A
Authority
JP
Japan
Prior art keywords
flash discharge
wafer
plane
flash
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9088287A
Other languages
English (en)
Other versions
JPH0234165B2 (ja
Inventor
Tetsuharu Arai
荒井 徹治
Mitsuru Ikeuchi
満 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Ushio Inc
Original Assignee
Ushio Denki KK
Ushio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK, Ushio Inc filed Critical Ushio Denki KK
Priority to JP9088287A priority Critical patent/JPH0234165B2/ja
Publication of JPS63245920A publication Critical patent/JPS63245920A/ja
Publication of JPH0234165B2 publication Critical patent/JPH0234165B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、半導体のアニール方法に関するものである。
〔従来技術とその問題点〕
現在、半導体業界では二つの点でアニーリングが注目さ
れている。
一つは半導体素子の結晶化と新しい機能を持たせるため
に、例えばSiのウェハーにP(りん)を高エネルギー
でイオン注入した時に生じる結晶損傷の回復のためのア
ニーリングである。このアニーリングで従来量も一般的
な方法は、例えば、1000℃の電気炉で乾燥窒素を流
しながら30分間加熱するいわゆる電気炉アニール方で
あるが、この方法は簡単ではあるが、(イ)ウェハーに
「反り」が生じ、後続の工程で生産歩留りを低下させる
欠点、(ロ)加熱時間が長いので、ウェハー内部におい
て、注入イオンの分布が変化する欠点、(ハ)ウェハー
表面が汚染され易い欠点、(ニ)アニール時間が長い欠
点等が指摘され、最近では、上記アニ−ル法に代るもの
として、レーザ光で短時間照射するアニール法が研究さ
れている。しかしながら、このレーザ光によるアニール
法も、パルス発振レーザを用いた場合は、(イ)ウェハ
ーの表面が熔け、液相エピタキシアル成長によって結晶
回復は達成されるが、注入イオンの拡散速度が液相中で
極めて大きく、注入イオンの分布が大111に変化する
欠点、(ロ)光が単一波長のため熔融領域に干渉パター
ンが生じて不均一な照射となる欠点があり、連続発振レ
ーザを用いた場合は、(ハ)小さなビームスポットでウ
ェハーを走査することになるが、走査線と走査線との間
に生ずる線状境界区域に、アニールの不充分な部分が生
じやすく、走査線の間隔を小さくすれば時間がかかるう
えに、過料加熱される部分が生じ易く、走査の方法と照
射の不均一性に難点を含む欠点、(ニ)単一波長のため
にウェハーの表面で干渉パターンが生じ、不均一な照射
となる欠点があり、そしてレーザ光アニール共通の欠点
として、装置が大型、精密となる操作、運転に高度な技
術が要求される。
他の一つの注[1されている点は1例えばSiのウェハ
ーとして、適当な基板の上にイオン蒸着により SLを
蒸着し、この SLの蒸着層を、アニール法でエピタキ
シアル成長させることである。この場合のアニールも、
上記と同様、従来は、電気炉もしくはレーザ光による方
法であり、上記と同様の欠点が指摘されている。
〔発明の目的〕
そこで本発明は、これらの欠点を解消することができる
新規なアニール方法を提供することを目的とする。
〔発明の構成とその作用〕
本発明のアニール方法は、 試料台に載置される半導体ウェハーに対して平行で、か
つ近接した2つ以上の平面内にそれぞれ複数の閃光放電
灯を配置して多層の閃光放電灯群を形成し、 更に、該2つ以上の平面に平行で、かつ該試料台と反対
側に近接した平面内に一枚の平面ミラーを配置し。
特定の面に含まれる少なくともIWIの該閃光放電灯群
を他の面に含まれる少なくともIMの該閃光放電灯群よ
り遅れて閃光発光させて該半導体ウェハーを閃光照射す
ることを特徴とするものである。
すなわち、多層の閃光放電灯群を挟んで、半導体ウェハ
ーと平面ミラーを相互に平行で、かつ近接して配置する
ので、半導体ウェハーによって反射された光が平面ミラ
ーによって再反射され、これの繰返しによる多重反射効
果が生じ、閃光放電灯群からの放射光を極めて効率よく
利用できる。
そして、閃光放電灯群に時間差をもって閃光発光させる
ので、1つの閃光放電灯群の光が他の群の閃光放電灯内
に生じているプラズマによる光の吸収作用によって吸収
されることがない、従って、閃光発光を効率良く照射で
き、瞬間的にアニールできるので、前述の欠点を解消す
ることが可能になる。
〔実施例〕
以下、図面を参照しながら本発明の実施例を具体的に説
明する。
第1図は本発明に使用する閃光放電灯の一例の説明図で
あって、1は一対の電極、Llはアーク長、Dlとり、
はそれぞれバルブ2の外径と内径を示す。
第2図は本発明の詳細な説明図であって、閃光放電灯3
の長手方向から見た断面を示し、試料台4に半導体ウェ
ハー5を載せ、この半導体ウェハー5に対して平行で、
かつ近接した平面St、 S。
にそれぞれ複数本の閃光放電灯3を配置して2層の閃光
放電灯群を形成し、更に、該平面S、、S。
に平行で、かつ試料台4と反対側に近接した平面S3内
に平面ミラー6を配置する。なお、必要に応じて3層以
上の閃光放電灯群を形成するのがよい。6′は必要に応
じて設けられる遮光板もしくは反射板であり、I−■、
は照射距離、H2は閃光放電灯3と平面ミラー6との間
隔、L2は照射「(]を示す。
設計した数値例を示すと、外径り、が10mm、内径D
2 が8mm、アーク長L1 が80mmである8本の
閃光放電灯3を、2インチ直径の半導体ウェハー5から
10mm1llli間(H1= l Omm) シて、
平面S1内に密接配置し、照射中L2 を80mmとす
る。更に、同一寸法の閃光放電灯3を、前記平面Sj 
内の閃光放電灯3に密接するように平面S1と平行な平
面S2内に8本並べ、この平面S2内の閃光放電灯から
約2mm (H,= 2mm)離れた平行な平面S3内
に平面ミラー6を配置する。従って、半導体ウェハー5
と平面S1とは15.mm、平面S。
とS2 とはloam、平面S2とS、とは7mm離間
することになり、閃光放電灯群による光源面の広さは8
0mmX 80mmである。
ここで、閃光放電灯3が配置される平面S1 と82に
対して、平行で、かつ近接配置される半導体ウェハー5
までの距離H、および平面ミラー6までの距離H,は1
通常の面光源における面光源の中心から垂線方向の照度
の強さで大体70%程度の照度が得られる距離よりも短
くしておくのが、光源面からの光束の有効利用と云う観
点から好ましい。
ところで、半導体ウェハーを杼道のキセノンランプや閃
光放電灯でアニールする場合、半導体ウェハーの表面が
鏡面加工されているので、かなりの入射光が反射され、
従って、アニールに寄与する光よりも多くの光を照射す
る必要があるが、上記のごとく、閃光放電灯群を介して
、半導体ウェハー5と平面ミラー6とが平行で、かつ近
接配置されていると、半導体ウェハー5によって反射さ
れた光が平面ミラー6によって再反射され、これの繰返
しによる多重反射効果が生じ、閃光放電灯群からの放射
光は極めて効率よく利用できる。ここで、閃光放電灯が
面光源を構成していることが重要であり、平行で、かつ
近接配置された半導゛体つェハー5と平面ミラー6との
間に1本の閃光放電灯を配置しても、大部分の放射光は
半導体ウェハー5に対して入射角度を有するために、多
重反射効果をほとんど期待することはできない。
さて、上記アニール方法で、シリコンウェハーに、ドー
プ材としてりんを50にエレクトロンボルトのエネルギ
ーでI X 10”原子/aIfの濃度に注入したサン
プルを、予め電気炉で400℃程度に予備加熱した昇温
状態しておき、閃光放電灯1本当りの発光エネルギーを
3000ジユール、パルスI11 (1/2波高長)を
800μSeeで発光照射せしめるが、平面S、内に属
する8本の閃光放電灯は同時に発光せしめ、平面S、内
に屈する8本の閃光放電灯は約800μsecの時間だ
け遅らせて同時に発光させる。予備加熱として400℃
程度に昇温させるだけでは、半導体ウェハーの「反り」
も生じないし、ドープ材の再拡散なども生じない。この
予備加熱は、あくまでも閃光照射によるアニールの補助
的加熱であり、大体400℃以下であれば、半導体ウェ
ハーに前述のような悪影響を与えることなく、閃光照射
によって半導体ウェハーを瞬間的に昇温しで瞬間アニー
ルするための補助的加熱の役目を果たす。
更に詳しく説明すると、アニールが十分にできたかどう
かについては、ドーピング効率を調べればよいが、前述
のように、平面S、内に属する8本の閃光放電灯は同時
に発光せしめ、平面S2内に属する8本の閃光放電灯は
約800μsecの時間だけ遅らせで同時に発光させる
とドーピング効率は100%であり、完全にアニールで
きる。この時間差発光について説明すると、平面S2の
閃光放電灯が発光している時に平面S2の閃光放電灯を
発光させても、前者の閃光放電灯内に生じているプラズ
マによる光の吸収作用で、平面S2の閃光放電灯の光の
利用率が変化し、例えば、時間差零で同時に閃光発光す
ると、ドーピング効率は85%に低下する。因に、平面
S、もしくはS2内の8本の閃光放電灯のみを発光させ
、閃光照射するとドーピング効率は約50%である。
閃光照射の強さとドーピング効率との関係については、
注入ドープ材の濃度によっても変化し、上記のように、
濃度がI X 10”JjK子/dの場合は、かなり強
い閃光照射を必要とするため、平面S1と82の2層に
閃光放電灯群を配置し、しかも前記のプラズマによる光
吸収の影響も出来るだけ少ない状態で最大限強力な閃光
照射をする必要がある。このため、閃光放電灯1本当り
のエネルギ−値や、全体として何本の閃光放電灯にする
か、閃光放電灯群を何層にするか、更に上記発光時間差
の大きさをどの程度にするかなどは、ドープ材の種類、
量、注入時のエネルギーなどを考慮して決めれば良い。
しかし、いずれの場合も、半導体ウェハーの表面が鏡面
加工されていることから、平面上に配置された複数の閃
光放電灯を挟んで配置された半導体ウェハーと平面ミラ
ーとが協働して生じる多重反射効果が十分利用できるよ
うに、半導体ウェハーが配置される面、閃光放電灯群が
配置される而、平面ミラーが配置される面は相互に平行
でかつ近接していることが重要である。
〔発明の効果〕
以上説明したように、本発明のアニール方法は、平面的
に配置された複数の閃光放電灯が実質上強力な閃光面光
源を形成するが1時間差発光および半導体ウェハーと平
面ミラーとによる多重反射効果によって広い面積の半導
体ウェハーの全域を均一に、かつ瞬間にアニールするこ
とができ、従来のアニール方法の有する欠点を解消する
ことができる。
【図面の簡単な説明】
第1図は本発明に使用する閃光放電灯の一例の説明図、
第2図は本発明の詳細な説明図である。 図において、3は閃光放電灯、5は半導体ウェハー、6
は平面ミラーを示す。

Claims (1)

  1. 【特許請求の範囲】 1、試料台に載置される半導体ウェハーに対して平行で
    、かつ近接した2つ以上の平面内にそれぞれ複数の閃光
    放電灯を配置して多層の閃光放電灯群を形成し、 更に、該2つ以上の平面に平行で、かつ該試料台と反対
    側に近接した平面内に一枚の平面ミラーを配置し、 特定の面に含まれる少なくとも1層の該閃光放電灯群を
    他の面に含まれる少なくとも1層の該閃光放電灯群より
    遅れて閃光発光させて該半導体ウェハーを閃光照射する
    ことを特徴とする半導体アニール方法。 2、前記半導体ウェハーをあらかじめ予備加熱すること
    を特徴とする特許請求の範囲第1項記載の半導体アニー
    ル方法。
JP9088287A 1987-04-15 1987-04-15 Handotaianiiruhoho Expired - Lifetime JPH0234165B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9088287A JPH0234165B2 (ja) 1987-04-15 1987-04-15 Handotaianiiruhoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9088287A JPH0234165B2 (ja) 1987-04-15 1987-04-15 Handotaianiiruhoho

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP55126068A Division JPS5750427A (en) 1980-09-12 1980-09-12 Annealing device and annealing method

Publications (2)

Publication Number Publication Date
JPS63245920A true JPS63245920A (ja) 1988-10-13
JPH0234165B2 JPH0234165B2 (ja) 1990-08-01

Family

ID=14010814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9088287A Expired - Lifetime JPH0234165B2 (ja) 1987-04-15 1987-04-15 Handotaianiiruhoho

Country Status (1)

Country Link
JP (1) JPH0234165B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261695A (ja) * 2006-05-22 2006-09-28 Toshiba Corp 半導体装置の製造方法
JP2007274007A (ja) * 2007-06-18 2007-10-18 Toshiba Corp 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0553464U (ja) * 1991-12-26 1993-07-20 株式会社クラレ 水槽用上蓋

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261695A (ja) * 2006-05-22 2006-09-28 Toshiba Corp 半導体装置の製造方法
JP2007274007A (ja) * 2007-06-18 2007-10-18 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0234165B2 (ja) 1990-08-01

Similar Documents

Publication Publication Date Title
US4504323A (en) Method for annealing semiconductors with a planar source composed of flash discharge lamps
TWI595673B (zh) 用以減少太陽能電池的光致衰退的方法及設備
US4482395A (en) Semiconductor annealing device
KR101017848B1 (ko) 빔 호모지나이저 및 레이저 조사 장치와 반도체 장치 제조 방법
US4659422A (en) Process for producing monocrystalline layer on insulator
JP2009520376A (ja) 半導体デバイス形成中における局部アニーリング
GB2070327A (en) Method and apparatus for annealing semiconductors
JPS6226572B2 (ja)
JPH07187890A (ja) レーザーアニーリング方法
JP2001237195A (ja) 閃光照射加熱装置
JPS63245920A (ja) 半導体アニ−ル方法
KR20060047351A (ko) 플래시 램프 조사 장치
JPS6226571B2 (ja)
JP5815255B2 (ja) 熱処理装置
JP5558985B2 (ja) 熱処理装置
TWI671804B (zh) 熱處理裝置
KR100569118B1 (ko) 비정질 실리콘 결정화 장치 및 대면적 비정질 실리콘의결정화 방법
JPH1197370A (ja) 熱処理装置
JPS61116820A (ja) 半導体のアニ−ル方法
JP2002222773A (ja) 窒化物半導体ウェハの製造方法
JP5898258B2 (ja) 熱処理装置
KR20070099381A (ko) 평판 표시 소자 제조용 열처리로, 이를 포함하는 평판 표시소자 제조장치, 이의 제조방법, 및 이를 이용한 평판 표시소자
JPH05206053A (ja) 結晶損傷除去装置
WO2015095397A1 (en) Dual wavelength annealing method and apparatus
US5614133A (en) Method for producing thin-film electro luminescent device