JPS63245548A - Composite computer system - Google Patents
Composite computer systemInfo
- Publication number
- JPS63245548A JPS63245548A JP7841087A JP7841087A JPS63245548A JP S63245548 A JPS63245548 A JP S63245548A JP 7841087 A JP7841087 A JP 7841087A JP 7841087 A JP7841087 A JP 7841087A JP S63245548 A JPS63245548 A JP S63245548A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- shared memory
- memory
- computers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title 1
- 150000001875 compounds Chemical class 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、複数の計算機および8計r3Iaで共通に使
用される共有メモリを有し、各計算機間におけるデータ
の授受を前記共有メモリを介して行なう複合計算機シス
テムに関する。Detailed Description of the Invention [Objective of the Invention] (Industrial Application Field) The present invention has a shared memory that is commonly used by a plurality of computers and a total of 8 r3Ia, and is capable of transmitting and receiving data between each computer. The present invention relates to a compound computer system that performs operations via the shared memory.
〈従来の技術)
従来、この種の複合111Hiシステムにおいては、例
えば第1の計算機から第2の計算機にデータを送信する
場合、まず第1の計算機から共有メモリをアクセスして
共有メモリの所定のロケーションにデータを田き込み、
この書込後、第1の計算機から第2の計ts機に対して
V!込みをかけてデータを共有メモリに書き込んだ旨通
知し、この割込みに応答して第2の計算機が共有メモリ
にアクセスして該共有メモリの所定のロケーションから
データを受信するという手順が取られていた。<Prior Art> Conventionally, in this type of complex 111Hi system, when transmitting data from a first computer to a second computer, the first computer first accesses the shared memory and stores a predetermined portion of the shared memory. Incorporate data into locations,
After this writing, V! from the first computer to the second total ts machine! The second computer receives the data from a predetermined location in the shared memory by accessing the shared memory in response to this interrupt. Ta.
(発明が解決しようとする問題点)
上述した従来のデータ送信手順では、第1の計算機がデ
ータを共有メモリにアクセスして書き込んだ後、第2の
計算機に割込みをかけて送信データの共有メモリへの書
込みの通知を行なっているため、データ送信時間が余計
にかかり、オーバーヘッドタイムが大きくなるという問
題がある。(Problems to be Solved by the Invention) In the conventional data transmission procedure described above, after the first computer accesses and writes data to the shared memory, it interrupts the second computer and writes the transmitted data to the shared memory. Since the notification of writing to is performed, there is a problem in that it takes extra data transmission time and increases overhead time.
本発明は、上記に鑑みてなされたもので、その目的とす
るところは、計算機間におけるデータ授受を短いオーバ
ーヘッドタイムで行なうことができる複合計算機システ
ムを提供することにある。The present invention has been made in view of the above, and an object of the present invention is to provide a multifunction computer system that can exchange data between computers with a short overhead time.
[発明の構成]
(問題点を解決するための手段)
上記目的を達成するため、本発明の複合計算機システム
は、複数の計F[機および各計算機で共通に使用される
共有メモリを有し、各ilnl同機間けるデータの授受
を前記共有メモリを介して行なう複合計算機システムで
あって、第1図に示すように、第1の計算機から第2の
計算機にデータを送信するために第1の計算機から前記
共有メモリの所定のロケーションにデータを書き込むこ
とによって第2の計算機に対してハード的に割込みをか
ける割込手段3と、前記割込動作に応答して前記共有メ
モリの所定のロケーションに書き込まれた前記データを
第2の計算機で読み出す読出手段とを有することを要旨
とする。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the compound computer system of the present invention has a plurality of computers and a shared memory commonly used by each computer. , is a compound computer system in which data is exchanged between the same computers via the shared memory, and as shown in FIG. an interrupt means 3 that interrupts a second computer in a hardware manner by writing data from the second computer to a predetermined location of the shared memory; and a predetermined location of the shared memory in response to the interrupt operation. A second computer reads out the data written in the second computer.
(作用)
本発明の複合計算機システムでは、第1の計算機から共
有メモリの所定のロケーションにデータを書き込むこと
によって第2の組f3機に対してハード的に割込みをか
け、この割込動作に応答1ノで第2の計算機が共有メモ
リの所定のロケーションからデータを読み出している。(Function) In the compound computer system of the present invention, the first computer writes data to a predetermined location in the shared memory to cause a hardware interrupt to the second set of f3 machines, and responds to this interrupt operation. At No. 1, the second computer is reading data from a predetermined location in the shared memory.
(実施例) 以下、図面を用いて本発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.
第2図は本発明の一実施例に係る複合計算機システムの
構成図である。同図に示す複合計算機システムは、第1
の計算機11と、第2のil算機12と、両針算機11
.12が共通に使用する共有メモリ13と、第1の計算
機11の制御により第2の計1tl112に割込みをか
けるハードウェア装置14とを有する構成である。この
図では、説明の簡単化のため計算機として第1および第
2の2台の計算機のみが示されているが、2台に限定さ
れるものでなく、3台以上有してもよいものであり、3
台以上の場合でも同様な構成を有するものである。FIG. 2 is a configuration diagram of a compound computer system according to an embodiment of the present invention. The compound computer system shown in the figure is
calculator 11, second IL calculator 12, and double-point calculator 11
.. 12, and a hardware device 14 that interrupts the second 1tl 112 under the control of the first computer 11. In this figure, only two computers, the first and second, are shown to simplify the explanation, but the number is not limited to two, and three or more computers may be used. Yes, 3
Even if the number of units is more than one, the configuration is similar.
このように構成された複合計算機システムにおいて、第
1の計算機11から第2の計算機12にデータを送信す
る場合には、該データを第1の計算機11から−H共有
メモリ13の特定アドレスに書き込み、この共有メモリ
13の特定アドレスに書き込まれたデータを第2の8計
算機12が読み出すというように共有メモリ13を介し
て行なわれるのであるが、この場合において第1の計算
機11が共有メモリ13にデータを内き込んだというこ
とを第1の計算機11から共有メモリ13に通知するの
に、本実施例においてはハードウェア装置14を利用し
、第1の計算機11が共有メモリ13にデータを書き込
むことによってハードウェア装置14から第2の計ts
機12に割込みをか番プてデータを共有メモリ13に復
き込んだことを通知しているのである。In the multicomputer system configured in this way, when transmitting data from the first computer 11 to the second computer 12, the data is written from the first computer 11 to a specific address in the -H shared memory 13. , the second computer 12 reads the data written to a specific address in the shared memory 13 via the shared memory 13. In this case, the first computer 11 writes data to the shared memory 13. In this embodiment, the hardware device 14 is used to notify the shared memory 13 from the first computer 11 that data has been imported, and the first computer 11 writes the data to the shared memory 13. The second meter ts from the hardware device 14 may be
This is to notify the device 12 that the data has been restored to the shared memory 13 by generating an interrupt.
次に第3図のフローチャートを参照して作用を説明する
。Next, the operation will be explained with reference to the flowchart shown in FIG.
第1の計算機11から第2の計c1機12に対してデー
タを送信する場合の動作について説明する。The operation when transmitting data from the first computer 11 to the second computer 12 will be described.
最初に、第1の計算機11からメモリへのアクレスがス
タートすると(ステップ100)、このメモリアクセス
が共有メモリ13に対するアクセスか否かがチェックさ
れる(ステップ110)。専用メモリへのアクセス(ス
テップ120)でもない場合には、共有メモリ13の特
定アドレスに対するアクセスか否かがチェックされる(
ステップ130)。共有メモリ13の特定アドレスへの
アクセス(ステップ140)でもない場合には、共有メ
モリ13の特定アドレスに送信データの書き込みが行な
われる(ステップ150)。First, when the first computer 11 starts accessing the memory (step 100), it is checked whether this memory access is an access to the shared memory 13 (step 110). If the access is not to the dedicated memory (step 120), it is checked whether the access is to a specific address in the shared memory 13 (step 120).
Step 130). If the specific address of the shared memory 13 is not accessed (step 140), the transmission data is written to the specific address of the shared memory 13 (step 150).
このデータの書込み動作が行なわれると、ハードウェア
装置14が起動して第2の計[112に割込みをかける
(ステップ160)。第2の計算機12はハードウェア
装置14から割込みをかけられると、共有メモリ13の
特定アドレスに書き込まれている第1の計算機11から
の送信データを読み出し、これにより第2の計算機12
は第2の計則11からのデータを受信するのである(ス
テップ170)。When this data write operation is performed, the hardware device 14 is activated and interrupts the second counter 112 (step 160). When the second computer 12 receives an interrupt from the hardware device 14, it reads the transmission data from the first computer 11 written in a specific address of the shared memory 13, and thereby the second computer 12
receives data from the second rule 11 (step 170).
第4図は本発明の他の実施例に係る複合計算機システム
の構成図である。この実施例の複合計算機システムは、
前記第2図の実施例における共有メモリ13としてメツ
セージキュー23aを有する共有メモリ23を使用して
いる点が異なるのみで、他の構成は第2図の構成と同じ
である。FIG. 4 is a configuration diagram of a compound computer system according to another embodiment of the present invention. The compound computer system of this example is
The only difference is that a shared memory 23 having a message queue 23a is used as the shared memory 13 in the embodiment of FIG. 2, and the other configurations are the same as the configuration of FIG.
このメツセージキュー23aを有する共有メモリ23で
は、メツセージポインタで指定されるメツセージキュー
238のトップに送信データが記憶され、前記特定アド
レスはメツセージキュー23aに対するエントリアドレ
スとなる。In the shared memory 23 having the message queue 23a, transmission data is stored at the top of the message queue 238 designated by the message pointer, and the specific address becomes the entry address for the message queue 23a.
次に、第5図のフローチャートを参照して作用を説明す
る。Next, the operation will be explained with reference to the flowchart in FIG.
第3図のフローと同様に、第1の計Elejl11から
メモリへのアクセスがスタートし、このメモリアクセス
が共有メモリ23に対するアクセスか否か、および共有
メモリ23の特定アドレスに対するアクセスか否かがチ
ェックされる(ステップ200−230>。特定アドレ
スへのアクセス(ステップ240)でもない場合には、
共有メモリ23の特定アドレスに送信データの書き込み
が行なわれるわけであるが、この場合共有メモリ23は
メツセージキュ−23aを有しているので、メツセージ
キューポインタによって指定されるメツセージキュー2
3aに第1の計算111から送信データが書き込まれる
(ステップ250)。Similar to the flow shown in FIG. 3, access to the memory starts from the first Elejl11, and it is checked whether this memory access is to the shared memory 23 and whether it is an access to a specific address in the shared memory 23. (Steps 200-230>. If there is no access to a specific address (Step 240),
Transmission data is written to a specific address in the shared memory 23. In this case, since the shared memory 23 has a message queue 23a, the message queue 2 specified by the message queue pointer is written.
Transmission data from the first calculation 111 is written to 3a (step 250).
このデータの書込み動作が行なわれると、ハードウェア
装置14が起動して第2の計算機12に割込みをかける
(ステップ260)。第2の81粋機12はハードウェ
ア装a!214から割込みをかけられると、共有メモリ
23にアクセスして共有メモリ23のメツセージキュー
ポインタによって指定されるメツセージキュー23aか
らデータを読み出し、これにより第2の計算11112
は第1の計算機11からのデータを受信するのである(
ステップ270)。When this data write operation is performed, the hardware device 14 is activated and interrupts the second computer 12 (step 260). The second 81 smart machine 12 is a hardware installation a! 214, the shared memory 23 is accessed and data is read from the message queue 23a specified by the message queue pointer of the shared memory 23, thereby performing the second calculation 11112.
receives data from the first computer 11 (
step 270).
r発明の効果〕
以上説明したように、本発明によれば、第1のiit
&? 機から共有メモリの所定のロケーションにデータ
を書き込んだ時点で第1の計算機から第2の計計算機に
対してハード的に割込みをかけ、この割込動作に応答し
て第2の計算機が共有メモリの所定のロケーションから
データを読み出しているので、計算機間におけるデータ
の授受を高速に、短いオーバーヘッドタイムで行なうこ
とができる。r Effects of the Invention] As explained above, according to the present invention, the first IIT
&? When data is written from the machine to a predetermined location in the shared memory, the first computer issues a hardware interrupt to the second computer, and in response to this interrupt operation, the second computer writes data to the shared memory. Since data is read from a predetermined location, data can be exchanged between computers at high speed and with short overhead time.
第1図は本発明のクレーム対応図、第2図は本発明の一
実施例に係る複合計算機システムの構成図、第3図は第
2図の複合計算機システムの作用を示すフローチャート
、第4図は本発明の他の実施例に係る複合計1[システ
ムの構成図、第5図は第4図の複合計算機システムの作
用を示すフローチャートである。
1・・・書込手段 3・・・割込手段5・・・
読出手段 11・・・第1の計算機12・・・第
2の計911 13.23・・・共有メモリ14・・
・ハードウェア装置
第1図
第2図Fig. 1 is a claim correspondence diagram of the present invention, Fig. 2 is a configuration diagram of a compound computer system according to an embodiment of the present invention, Fig. 3 is a flowchart showing the operation of the compound computer system of Fig. 2, and Fig. 4 FIG. 5 is a flowchart showing the operation of the compound computer system of FIG. 4. FIG. 5 is a flowchart showing the operation of the compound computer system of FIG. 1...Writing means 3...Interrupting means 5...
Reading means 11...First computer 12...Second total 911 13.23...Shared memory 14...
・Hardware equipment Figure 1 Figure 2
Claims (1)
モリを有し、各計算機間におけるデータの授受を前記共
有メモリを介して行なう複合計算機システムであつて、
第1の計算機から第2の計算機にデータを送信するため
に第1の計算機から前記共有メモリの所定のロケーショ
ンにデータを書き込むことによつて第2の計算機に対し
てハード的に割込みをかける割込手段と、前記割込動作
に応答して前記共有メモリの所定のロケーションに書き
込まれた前記データを第2の計算機から読み出す読出手
段とを有することを特徴とする複合計算機システム。A compound computer system having a plurality of computers and a shared memory commonly used by each computer, and transmitting and receiving data between the computers via the shared memory,
An interrupt that causes a hardware interrupt to a second computer by writing data from the first computer to a predetermined location in the shared memory in order to transmit data from the first computer to the second computer. A multifunction computer system comprising: a reading means for reading the data written to a predetermined location of the shared memory from a second computer in response to the interrupt operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7841087A JPS63245548A (en) | 1987-03-31 | 1987-03-31 | Composite computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7841087A JPS63245548A (en) | 1987-03-31 | 1987-03-31 | Composite computer system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63245548A true JPS63245548A (en) | 1988-10-12 |
Family
ID=13661265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7841087A Pending JPS63245548A (en) | 1987-03-31 | 1987-03-31 | Composite computer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63245548A (en) |
-
1987
- 1987-03-31 JP JP7841087A patent/JPS63245548A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02288927A (en) | Shared memory management system | |
CN113535425A (en) | Data sending method and device, electronic equipment and storage medium | |
JPS63245548A (en) | Composite computer system | |
JPS633351B2 (en) | ||
KR100469430B1 (en) | Circuit for processing video/audio data in image communication terminal equipment | |
JP2752834B2 (en) | Data transfer device | |
JP2837698B2 (en) | Direct memory access controller | |
JPS583246B2 (en) | data processing system | |
JP3228575B2 (en) | Data communication method | |
JPS60169966A (en) | Data processor | |
JPS5850410Y2 (en) | Interrupt priority controller | |
SU1541623A1 (en) | Device for interfacing computer with peripheral device | |
JP2594567B2 (en) | Memory access control device | |
JPH0214741B2 (en) | ||
Kugler et al. | Specifications for the interfaces of the EMAS computer and its resident monitor | |
JPH11203155A (en) | Data storage device | |
JPH103463A (en) | Inter-processor communication method | |
JPS6388644A (en) | Central processing unit | |
JPH0533414B2 (en) | ||
JPH07306840A (en) | Computer system | |
JPH02301851A (en) | System bus accessing system | |
JPH10289198A (en) | Data transfer device | |
JPS63158650A (en) | Information processor | |
JPH0690711B2 (en) | Memory access control method | |
JPS63311467A (en) | Virtual storage managing system for multi-processor system |