JPS63245228A - バツテリ・セル故障時自動運用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば人工衛星等の無人運転システムに用
いられるバッテリセル故障時自動運用回路に関する。

（従来の技術） 従来、バッテリを構成する各セルに対する故障対策とし
ては、第４図に示すように、ダイオードＣＲ１，ＣＲ２
を各セルＢに対して並列に接続する方式や、第５図に示
すように、リレー接点ｋにより故障したセルＢを短絡す
る方式がある。

第４図の方式の場合、セル開放故障時の放電はダイオー
ドＣＲ１を経由して、また充電はダイオードＣＲ２を経
由して自動的に行なわれる。このため、セルＢが故障し
たか否かの判定は不要である。しかし、ダイオードの順
方向電圧降下による電力損失や発熱が多く、特にセル開
放故障発生時のバッテリ放電電圧が、故障セルによる電
圧降下分に加えて、ダイオードＣＲ１による順方向電圧
降下によっても低下してしまうという欠点を有する。

第５図の方式の場合、故障セルをリレー接点により短絡
するため、セル開放時あるいはセル電圧低下の故障発生
時において、バッテリ放電電圧の低下を故障セルによる
電圧低下分のみとすることができる。しかし、セルが故
障したか否かはテレメトリデータにより地上局等の外部
で判定され、セル短絡リレーの駆動も地上コマンド等の
マニュアル動作で行われるため、その運用が繁雑である
という欠点を有する。

また、いずれの方式もセル故障発生時のバッテリ放電電
圧が正常時に比べて低下してしまうという欠点を有する
。

（発明が解決しようとする開閉点） 以上述べたように、ダイオードを使用した従来の故障対
策方式では、セル故障時のバッテリ放電電圧の低下及び
ダイオードの発熱が生じ、リレーを使用した従来の故障
対策方式では、セル故障時の対策部分の発熱はほとんと
ないが、バッテリ放電電圧の低下及びテレメトリデータ
によるセル故障の有無判定、マニュアル動作によるセル
短絡リレーの駆動、外部制御による運用の繁雑化という
問題を有する。

この発明はと記のような問題を解決するためになされた
もので、セル故障の有無の判定、故障セルの短絡、セル
故障時のバッテリ放電電圧の低下防止を自動的に行なう
ことのできるバッテリセル故障時自動運用回路を提供す
ることを目的とする。

［発明の構成］ （問題点を解決するだめの手段） 上記目的を達成するためにこの発明に係るバッチセル故
障時自動運用回路は、互いに直列接続される複数のバッ
テリセルと、各バッテリセルの両端間電圧を所定周期で
順次検出するセル発生電圧検出回路と、この検出回路で
検出された電圧を基準電圧と比較して対応するバッテリ
セルが故障か否かを判定する判定回路と、この判定回路
で故障と判定されたバッテリセルを短絡する故障セル短
絡手段と、この故障セル短絡手段の動作と同時に前記複
数のバッテリセルに予備バッテリセルを直列接続する補
償手段とを具備して構成される。

（作用） 上記構成によるバッテリセル故障時自動運用回路は、バ
ッテリを構成する各バッテリセルの両端電圧を所定周期
で順次検出し、その検出電圧と基準電圧とを比較して、
検出電圧が基準電圧を下回ったとき対応するバッテリセ
ルが故障しているものと判定し、そのバッテリセルを短
絡すると同時に予備バッテリセルを接続してバッテリの
放電電圧低下を補償するようにしている。

（実施例） 以下、第１図及び第２図を参照してこの発明の一実施例
を説明する。

第１図はその構成を示すもので、バッテリ２１はバッテ
リセルＢ□〜Ｂｎを直列接続して構成され、さらにラッ
チングリレー２２のリレー接点ｋｏを介して予備バッテ
リセルＢｏを直列接続するようになっている。ラッチン
グリレー２２は２連スイッチ機能を有し、リセット状態
（図中Ｒ側に接続）で８１の（−）端子をＢ、の（＋）
端子から切離して負荷（図示せず）に接続し、Ｂｏの（
＋）端子を電流制限抵抗ＲＣＨＯを介してパスラインＶ
ＢＵＳに接続し、セット状態（図中Ｓ側に接続）でＢｏ
の（＋）端子をＲＣＨＧから切離して８１の（−）端子
に接続するものである。

上記バッテリ２１の各セル８１〜Ｂｎの（−）端子及び
（＋）端子にはそれぞれ抵抗ＲＩＯ〜Ｒ１ｒＬ＋　　Ｒ
２０〜Ｒ２ｎ　　（ここではＲＩＯ−Ｒ１□−−−Ｒ１
ｎ　、Ｒ２０−Ｒ２１−−−Ｒ２ｒＬとする）による分
圧回路２３ｏ〜２３ｎが接続される。このうち、分圧回
路２３１〜２３ｎの出力電圧Ｖ１〜ｖｒＬはそれぞれ第
１のアナログ・マルチプレクサ２４１のチャンネル入力
端に供給され、分圧回路２３ｏ〜２３ｎ−１の出力電圧
ｖｏ−Ｖｎ−１はそれぞれ第２のアナログφマルチプレ
クサ２４２のチャンネル入力端に供給される。

ここで、上記分圧回路２３ｏ〜２３ｒＬはそれぞれ基準
電位点Ｔに対する各セルＢ工〜Ｂｎの（−）端子及び（
＋）端子の発生電圧をアナログ・マルチプレクサ２４．
．２４２の許容最大入力電圧値以下に変換するためのも
ので、各分圧係数には、Ｒ１ｏ　−Ｒｔ　１−−−Ｒ１
ｎ、　Ｒ２０＝Ｒ２１−−−−−Ｒ２ｎであるから、ｋ
−Ｒ２ｏ　／　（Ｒｔ　ｏ　＋Ｒ２０）で、全て同一の
値である。尚、Ｒ１Ｏ。

Ｒ２０は、これらの抵抗によるバッテリ放電電流が無視
できる量となるように充分大きな値に設定される。

第１及び第２のアナログ・マルチプレクサ２４、．２４
２はそれぞれｎ個のチャンネルスイッチＣＨ１〜ＣＨｎ
を有し、コントロールパルス発生器２５からのコントロ
ールパルスＣＰに応じてチャンネルスイッチＣＨ，〜Ｃ
Ｈｎを順次オンさせ、選択的に分圧回路出力ｖ１〜Ｖｒ
Ｌ、ｖｏ〜Ｖ　ｎ−１を導出するものである。第２図に
第１及び第２のマルチプレクサ２４１，２４２の各チャ
ンネルスイッチＣＨ１〜ＣＨｎのオンタイミングを示す
。同図に示すように、各マルチプレクサ２４１．２４２
において２チャンネル以上のスイッチが同時にオンとな
ることはない。

第１のアナログ・マルチプレクサ２４１で導出された電
圧はバッファ回路２６□を介して差動増幅器２７の（＋
）個入力端に供給される。また、第２のアナログ・マル
チプレクサ２４２で導出された電圧はバッファ回路２６
２を介して差動増幅器２７の（−）個入力端に供給され
る。

上記差動増幅器２７はコンパレータ２８と共にセル故障
判定回路を構成しており、再入力の差電圧ｖＲを演算出
力するもので、ここで得られた差電圧ｖＲはコンパレー
タ２８の（−）個入力端に供給される。このコンパレー
タ２８は（＋）個入力端に供給されるツェナーダイオー
ドＺＤによる基準電圧ｖＲＥ　Ｆと（−）個入力端に供
給される差電圧ｖＲとを比較し、ｖＲ＜ＶＲＥ　Ｆとな
ったとき、故障と判定してセット信号を出力するもので
ある。このセット信号はセット回路２９に供給される。

このセット回路２９はスイッチングトランジスタＱで構
成され、コンパレータ２８からセット信号を受けると、
トランジスタＱがオンとなって上記ラッチングリレー２
２のセット用コイルＫ。Ｓを励磁し、リレー接点ｋ。を
セット状態に設定するものである。尚、リセット状態に
はリセットコマンド指令ＣＭＤ１によりリセット用コイ
ルＫｏ　Ｒが励磁されることによって行われる。

また、ラッチングリレー２２のセット用コイルＫｏ　Ｓ
にはホールディ〉グリレー３０のオン駆動コイルＫＥＮ
Ａが並列に接続されている。このホールディングリレー
３０はトランジスタＱがオンされてオン駆動コイルＫＥ
ＮＡにオン電圧が供給されると、このオン駆動コイルＫ
ＥＮＡが励磁してリレー接点にεＨＡをオン状態に設定
する。これによって、ラッチングリレー３１１〜３１ｒ
Ｌのセット用コイルに１ｓ−ＫｒＬ５にオン電圧が供給
される。

一方、上記コントロールパルスＣＰはデコーダ３２にも
供給される。このデコーダ３２はコントロールパルスＣ
Ｐを入力する毎にｎ個のチャンネル出力端に接続される
スイッチングトランジスタＱ１〜ＱｒＬを順次切換えて
オンするものである。

すなわち、上記セット用コイルに１　ｓ　”ＫｒＬｓは
リレー接点）ｃｇＮｘがオンとなり、かつトランジスタ
Ｑ１〜ＱｒＬがオンになったとき選択されて励磁され、
バッテリセルＢ□〜ＢＦＩの両電極間に接続されている
リレー接点に１〜ｋｒＬをセット側Ｓに接続させるよう
になっている。

尚、上記ラッチングリレー３１１〜３１ｒＬはセル・バ
イパス・リセットを意味するコマンド指令ＣＭＤ２が供
給されると、全てのリセット用コイルＫＩＲ−ＫＩＬＲ
が励磁され、各リレー接点に工〜ｋｒＬをリセット側Ｒ
に接続するようになっている。

上記構成において、以下その動作について説明する。

まず、初期状態においては、コマンド指令ＣＭＤ１．Ｃ
ＭＤ２によりリレー２２．３１□〜３１Ｆｌは全てリセ
ット状態になっている。この状態で各コマンド指令ＣＭ
Ｄ、、ＣＭＤ２が解除された場合、まず基準電位点Ｔに
対して各バッテリセルＢ、〜ＢｒＬの（−）側端子及び
（＋）側端子に発生する電圧がそれぞれ分圧回路２３ｏ
〜２３ｎによって第１及び第２のアナログ・マルチプレ
クサ２４□、２４２の許容最大入力電圧値以下に変換さ
れ、（＋）側端子電圧Ｖ工〜Ｖｎは第１のアナログ・マ
ルチプレクサ２４１へ、（−）側端子電圧Ｖ。−Ｖ　ｎ
−１は第２のアナログ・マルチブレクサ２４２へ送られ
る。

各アナログ・プレクサ２４１．２４２ではそれぞれ同一
チャンネル入力を巡回的に導出しており、各マルチプレ
クサ２４．，２４２で導出された電圧は差動増幅器２７
に入力される。この差動増幅器２７では第１のマルチプ
レクサ２４１の出力電圧から第２のマルチプレクサ２４
□の出力電圧を減算することにより、各セルＢ□〜Ｂｒ
Ｌの端子間電圧を得ている。

この差動増幅器２７の出力電圧ｖＲはコンパレータ２８
にて基準電圧ＶＲＥＦと比較される。ここで、各セルＢ
１〜Ｂｎが全て正常ならば、ｖＲはＶＲＢＦ以下になら
ない。したがって、故障セル判定回路では各バッテリセ
ル８１〜Ｂｎが全て正常であると判定され、コンパレー
タ２８からはセット信号が出力されない。ゆえに、トラ
ンジスタＱ７はオフ状態のままである。このため、正常
状態では各リレー２２，３０．３１ｚ　〜’３１ｎは全
てリセット状態またはオフ状態のままであり、負荷には
バッテリセル８１〜Ｂｎによる発生電圧が供給される。

今、下からＰ番目のセルＢＰが故障した場合を考える。

基準電位点Ｔに対するＢＰの（＋）側端子電圧ｖＰ＋及
び（−）側端子電圧ｖｐ−は分圧回路２３Ｆ、２３Ｐ−
１により（Ｖｐ＋）Ｘｋ−Ｖｐ。

（Ｖｐ　−）　Ｘ　ｋ＝ＶＰ−１ニ変’Ａサレ、’ｃ　
し’ｃ’　ｈ　第１及び第２のマルチプレクサ２４１，
２４２の各Ｐチャンネル入力端に入力され、同一タイミ
ングで導出される。各導出電圧Ｖｐ、ＶＰ−１はバッフ
ァ回路２６ｒ　、２６２を介して差動増幅器２７の（＋
）、　　（−）入力端に供給される。差動増幅器２７の
ゲインをＧとすると、その出力電圧ｖＲはＶＲ−（Ｖｐ
　−ＶＰ−Ｌ　）　ＸＧ −ｋ　　Ｉ　（Ｖｐ＋　）−（Ｖｐ−）ｌ　ｘＧとなる
。

この場合、バッテリセルＢＰは故障しているため、 （ＶＰ　＋　）　−（Ｖｐ　−）　”−０［Ｖ］・・・
（セル短絡故障時） あるいは、 （Ｖｐ＋　）−（Ｖｐ−）＜Ｑ　［Ｖ］・・・（セル開
放故障時） となり、ＶｇはＶＲＥ　Ｆを下回る。したがって、コン
パレータ２８からセット信号が出力され、セット回路２
９のトランジスタＱがオンされる。すると、ラッチング
リレー２２のセット側コイルＫＯｓが励磁され、リレー
接点ｋｏがセット状態に切換えられる。つまり、セル８
１〜Ｂｎに予備バッテリセルＢ、が直列接続される。こ
れと同時にホールディングリレー３０のオン駆動コイル
ＫＢＮ＾も励磁され、リレー接点ｋＥＮＡがオン状態に
設定される。これによってラッチングリレー３１１〜３
１ＦＬのセット用コイルに１　ｓ〜ＫｒＬｓはセット待
機状態となる。

一方、デコーダ３２は、コントロールパルスＣＰによっ
て上記第１及び第２のマルチプレクサ２４１＋　　２４
２のスイッチングと同一のチャンネルからオン信号を出
力しており、差動増幅器２７で故障セルＢＰの端子間電
圧（ζ０［ｖ］あるいは＜Ｏ［Ｖ］　）が得られるとき
、すなわちリレー接点ｋＺＮＡがオンされるとき、Ｐチ
ャンネルのトランジスタＱｐもオンする。したがって、
Ｐチャンネルのラッチングリレー３１ｐのセット用コイ
ルＫＰＳが励磁され、そのセルＢＰの両端間に設けられ
ているリレー接点ｋｐがセット側Ｓに接続され、故障セ
ルＢＰはバイパスされるようになる。このとき、同時に
予備バッテリセルＢ。が接続されるので、負荷供給電圧
は低下しない。この場合、トランジスタＱ１〜ＱｒＬは
第１及び第２のマルチプレクサ２４．．２４２と同一の
タイミングで順次対応するチャンネルがオンとなるが、
リレー接点ｋＥＮＡが ｋ　１（Ｖｐ＋）−（Ｖｐ−）ｌ　ＸＧ＜ＶＲＥＦ となるＰチャンネル選択時のみオンとなるため、例えば ｋ　　［（Ｖ（Ｐ＋Ｌ）＋）　　−（Ｖ（Ｐ＋１）−）
　　ｌ　　　ｘＧ＞ＶＲＥＦ で正常と判定されるセルＢ　Ｐ＋１を、リレー３１　Ｐ
＋１によって短絡してしまうようなことはない。

したがって、上記構成によるバッテリセル故障時自動運
用回路を用いれば、セル故障の有無の判定、故障セルの
短絡、セル故障時のバッテリ放電電圧の低下防止を自動
的に行なうことができる。

尚、上記実施例では予備セルを１個とし、故障セルが１
個のときのみ放電電圧低下を補償しているが、第３図に
示すように構成して複数個の予備セルを故障セルの個数
に応じて直列接続するようにすれば、一層効果的である
。

第３図において、ＢＯ−Ｂ（−ｕ）は予備セル、ｋ　（
１−ｋ　（−ｕ）は２連スイッチング機能を有するラッ
チングリレー２２ｏ〜２２　（−ｕ）のレー接点である
。各予備セルＢ　Ｏ−Ｂ　（−ｕ）はリレー接点に、〜
ｋ　（−ｕ）がリセット（Ｒ）側に接続されているとき
、バッテリセル直列回路からバイパスされ、電流制限抵
抗ＲＣＨＧを介してパスラインＶＢＵＳから充電電流を
受けて充電され、セラｌ−（Ｓ）側に接続された°とき
、バッテリセル直列回路に直列接続される。

ここで、故障セルが発生すると、判定回路のコンパレー
タ２８からセット信号が出力されるが、　　　゛このセ
ット信号はセット回路２９と共にカウンタ３３に入力さ
れる。このカウンタ３３は入力したセット信号数に応じ
てＵチャンネル出力端に接続されるスイッチングトラン
ジスタＱｏからＱ　（−ｕ）へ重ねてオンさせていく。

各トランジスタＱｏ〜Ｑ　（−ｕ）がそれぞれオンにな
ると、ラッチングリレー２２ｏ　〜２２（−ｕ）のセッ
ト用コイルＫｏｓ〜Ｋ（−ｕ）ｓが励磁され、対応する
リレー接点がｋ。

〜ｋ　（−ｕ）がセット（Ｓ）側に接続され、バッテリ
セル直列回路に直列接続される。

すなわち、ｍ個の故障セルが発生した場合、ｍ個のセッ
ト信号がカウンタ３３に入力されるため、ｍ個のトラン
ジスタがオンとなり、ｍ個のリレーがセットされ、これ
によってｍ個の予備バッテリセルが接続される。上記カ
ウンタ３３は第２図に示すリセットパルスＲＰによりリ
セットされ、上記動作を繰返す。

上記実施例において、アナログ・マルチプレクサ２４□
、２４２は便宜上１個として示しているが、バッテリセ
ル数ｎに対して実際に使用するアナログ・マルチプレク
サのチャンネル数がｍの場合、ノ（）≧ｎ　／　ｍ　、
ノは整数）個用いて構成しても間ｍのないことはいうま
でもない。

このように、上記バッテリセル故障時自動運用回路は、
バッテリセルの両端電圧のうちのいずれかがＶｙ＋ｇｒ
／ｋｘＧで求められる基準電圧以下となってセル故障と
判定された場合、該当セルをリレー接点により自動的に
短絡し、これと同時に予備セルをバッテリに直列接続す
るため、故障セル短絡によるバッテリ放電電圧低下を招
くことなく、バッテリ機能を自動的に維持することがで
きる。尚、セル故障と判定するセル両端電圧値は、ＶＲ
ＥＦ、に、Ｇの各位によりＶＲＥＦ／ｋＸＧとして任意
に設定することができる。

［発明の効果］ 以上述べたようにこの発明によれば、セル故障の有無の
判定、故障セルの短絡、セル故障時のバッテリ放電電圧
の低下防止を自動的に行なうことのできるバッテリセル
故障時自動運用回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るバッテリセル故障時自動運用回
路の一実施例を示すブロック回路図、第２図は同実施例
に用いられる第１及び第２のアナログ・マルチプレクサ
の切換動作タイミングを示すタイミング図、第３図はこ
の発明に係る他の実施例を示すブロック回路図、第４図
及び第５図はそれぞれ従来のバッテリセル故障時の対策
方式を示す回路図である。 ２１・・・バッテリ、２２０〜２２　（−ｕ）・・・ラ
ッチングリレー、２３ｏ〜２３ｎ・・・分圧回路、２４
１゜２４２・・・アナログ・マルチプレクサ、２５・・
・コントロールパルス発生器、２６１．２６２・・・バ
ッファ回路、２７・・・差動増幅器、２８・・・コンパ
レータ、２９・・・セット回路、３０・・・ホールディ
ングリレー、３１１〜３１ｒＬ・・・ラッチングリレー
、３２・・・デコーダ、３３・・・カウンタ、Ｂ１〜Ｂ
ｒＬ・・・バッテリセル、Ｂｏ〜Ｂ　（−ｕ）・・・予
備バッテリセル、Ｒｃ　ＨＯＯ〜Ｒｅ　ＨＧ　（−ｕ）
−ｆｔｆ流制限抵抗、ＶＢＵＳ・・・ハスライン、ＣＰ
・・・コントロールパルス、ｖＲ・・・差電圧（バッテ
リセル両端間電圧）、ｖＲεＦ・・・基準電圧、ＣＭＤ
ｌ、ＣＭＤ２・・・コマンド指令。 出願人代理人　弁理士　鈴江武彦 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 互いに直列接続される複数のバッテリセルと、各バッテ
   リセルの両端間電圧を所定周期で順次検出するセル発生
   電圧検出回路と、この検出回路で検出された電圧を基準
   電圧と比較して対応するバッテリセルが故障か否かを判
   定する判定回路と、この判定回路で故障と判定されたバ
   ッテリセルを短絡する故障セル短絡手段と、この故障セ
   ル短絡手段の動作と同時に前記複数のバッテリセルに予
   備バッテリセルを直列接続する補償手段とを具備するバ
   ッテリセル故障時自動運用回路。