JPS63245012A

JPS63245012A - 放電管用駆動回路

Info

Publication number: JPS63245012A
Application number: JP7610287A
Authority: JP
Inventors: Nobuo Eto; 江藤　伸夫; Masayuki Miyamoto; 宮本　雅行
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1988-10-12
Anticipated expiration: 2012-01-08
Also published as: JP2569043B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、パルスレーダ等にスイッチング素子として
使用されるサイラトロン、マグネ１〜ロン等の放電管の
駆動回路に関するものである。

［従来の技術］第３図は従来の放電管用駆動回路の回路構成図であり、
例えば日本原子力研究所（１９８８年３月発行）のｒＳ
Ｃｒ（を使用した大形サイラトロン駆動回路」（レポー
トＪＡＥＲＩ−Ｍ−８６−４９）に示されているような
、半導体素子を用いたサイラトロンの駆動回路が示され
ている０図中、（１）は直流電圧源、（２）は第１の充
電用リアクトル、（３）は充電用ダイオード、（４）は
サイリスタ、（５）は直列接続されたりアクドルと並列
接続のコンデンサからなるサイラトロン・トリガパルス
発生用のパルス整形回路、（６）はパルストランス、（
７）は後述するサイラトロン（９）の駆動用電極端子す
なわちグリッド（Ｇ）側に発生する過電圧を制限するた
めの電圧制限素子、（８）はやはりグリッド（Ｇ）側に
接続される電流制限抵抗、（９）はサイラトロンであり
、（Ａ　）（Ｃ）（Ｇ　）はそれぞれそのアノード端子
、カソード端子、グリッド端子（駆動用電極端子）を示
し、そして（１０）はサイリスタ（４）のためのサイリ
スタ・トリガ回路である。第４図は第３図の回路の動作
を説明するための動作波形図である。また、第５図は雑
誌オプトエレクトロニクス（１９８３年発行）Ｎｏ、１
２、第２８頁に示された、スイッチング素子としてサイ
ラトロンを適用したエキシマレーザ装置の主回路構成の
一例を示す回路構成図である０図中、（９）がサイラト
ロンであり、（１１）は充電用抵抗、（１２）は静電容
ＪＬｃ＋を有する第１のコンデンサ、（１３）は配線等
の浮遊のインダクタンス、（１４）はｎ電界量Ｃ２を有
する第２のコンデンサ、（１５）は発振器本体、そして
（１６）は第２の充電用リアクトルである。

次に動作について説明する。一般にサイラトロンは、高
電圧回路を急峻に理時間放電させるときに用いるもので
、トリガパルスは矩形性のよい短パルスが要求される。

その短パルスは以下のようにして作られる。第４図の時
点ｔ０は、先にサイラトロン（９）にトリガパルスを入
れ終わった状態である０時点１．−１２の間は、サイリ
スタ（４）にゲー１−　）リガ入力（オン／オフ制御信
号）を入れない。

時点ｔ０においてはサイリスタ（４）は非導通の状態と
なっている。そこで時点ｔｏより直流電圧源（１）は、
第１の充電用リアクトル（２）および充電用ダイオード
（３）を介して、パルス整形回路（５）のコンデンサを
直列共振充電する。そのため充電電圧は、直流電圧源（
１）の直流電源電圧ｖｂの約２倍となる。この電圧は、
サイリスタ（４）に印加される。

時点ｔｏ　　Ｌ＋間の充電時間τは、第１の充電用リア
クトル（２）のインダクタンス値をＬ　＋　、パルス整
形回路（５）の合成静電容量をＣとすると（１）式のよ
うに示される。

τ−＝（π／２）、エゴτで−　　　　　・・・（１）
時点【じ」２の間、サイリスタ（４）の両端電圧ｖｔｈ
は、このＶｔｂが直流電源電圧ｖｂより大きいので、充
電用ダイオード（３）には逆阻止電圧が印加され非導通
となるので、２Ｖｂの値を保つ０次に時点ｔ２で、サイ
リスタ・トリガ回路（１０）からサイリスタ（４）のゲ
ート端子へゲートトリガ入力が与えられると、サイリス
タ〈４）が導通し、−ａによく知られている進行波現象
によりτｐ＃間後、サイリスタ（４）の電流が遮断され
、かつ逆阻止電圧がサイリスタ（４）に印加されるので
、サイリスタ（４）が非導通となる。この時間τｐは、
パルス整形回路（５）のき成インダクタンス値をＬとす
ると（２）式のように示される。

τ１Ｊ＝２．／’Ｅアーで　　　　　　　　・・・（２
）なお、一般にτｐは数μｓｅｃまでを選ぶことが多い
。

パルス整形回路（５）の模似波動インピーダンス＜Ｋ７
７＞とパルストランス（６）の１次側から２次側をみた
インピーダンス２゜をマツチングさせであるので、サイ
リスタ（４）に電流が流れている時間τｐの間において
は、パルス整形回路（５）とパルストランス（６）の分
担電圧は各々ｖｂとなる０以上のことより時間τｐの間
のサイラトロン（９）のトリガ入力電圧ｖＱは、パルス
トランス（９）の巻線比をＮｐ７とすると（３）式のよ
うに示される。

ＶＱ＝Ｎ９Ｔ・ｖｂ　　　　　　　　　・・・（３）ま
た、トリガ入力電流ｉｑは電流制限抵抗（８）の抵抗値
をＲとすると（４）式のように示される。

’＋ａ＝　Ｖｃ／　Ｒ−−−（４）電圧制限素子（７）は、サイラトロン（９）の導通時も
しくは非導通時、印加される過電圧からパルストランス
（６）およびサイリスタ（４）等の回路を保護するため
に設けである。

第５図は上述したように、このサイラトロン（９）をエ
キシマレーザ装置に適用したときの回路構成図である。

第１のコンデンサ（１２）と第２のコンデンサ（１４）
とに電荷がなく、充電用リアクトルに電流が流れていな
い状態から説明する。充電用抵抗（１１）の目１．Ｖ側
に接続されている直流電圧電源（図示せず）より、充電
用抵抗（１１）→第１のコンデンサ（１２）→第２の充
電用リアクトル（１６）を通して電流が供給され、第１
のコンデンサ（１２）が充電される。

この充電時間は数ｍ５ｅｃ以上であり、第２の充電用リ
アクトル（１６）のインピーダンスは、第２のコンデン
サ（１４）に比べ非常に小さく選定されており、第２の
コンデンサ（１４）にはほとんど電圧が印加されない、
第１のコンデンサ（１２）が適当な電圧（例えば約３０
にＶ）に充電された後、サイラトロン（９）にトリガパ
ルスを与える。以下、サイラトロン（９）のスイッチン
グにより第１のコンデンサ（ＩＺ）の電荷が第２のコン
デンサ（１４）に短時間に供給され、その印加電圧で発
振器（１５）が放電して発振することはよく知られてい
る。なおこの時、例えばオプトエレクトロニクス（１９
８３年発行）Ｎｏ、１１、第３０頁の第６図に示されて
いるように、第１のコンデンサ（１２）の静電容ＪＩＣ
、、第２のコンデンサ（１４）の静電容量Ｃ２が、ＣＩ
＝１．３ＸＣ１の回路定数の時、放電電流はすぐに小さ
くなるが、ＣＩ＝　４　Ｘ　Ｃ＊の回路定数の時は、は
ぼ１μ３ｅｅたっても放電電流が後を引き、サイラトロ
ン（９）の内部インピーダンスの状態によっては、過電
圧がサイラトロン（９）のグリッド端子（Ｇ）に印加す
る恐れがある。

［発明が解決しようとする問題点〕従来の放電管用駆動回路は以上のように構成されている
ので、パルス整形回路および過電圧制限用の電圧制限素
子等が必要であり部品点数が多くなり、このためコンパ
クト化、低コスト化および信頼性に関して劣っていた。

また、トリガパルス幅をサイラトロンの負荷によって変
えることができず、負荷によってはパルス整形回路等の
定数を変える必要がある等、適用性についても劣ってい
た。従来の駆動回路には以上のような問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、コンパクト化、低コスト化が可能であると共
に高い信頼性があり、かつトリガパルスを所望の幅に容
易に変えることができる、適用性においても優れた放電
管用駆動回路を得ることを目的とする。

［問題点を解決するための手段］この発明に係る放電管用駆動回路は、所定の抵抗値を有
するインピーダンス要素、および少なくとも１つ以上の
自互消弧形半導体素子が直並列接続された自弧消弧形半
導体素子群からなり、その一端が放電管の駆動用電極端
子に接続された直列回路と、この直列回路の他端と放電
管のカソード電極端子間に接続された高周波特性の良い
コンデンサと、そして自弧消弧形半導体素子群の各自互
消弧形半導体素子の導通制御端子に、所望の幅のオン／
オフ制御信号を入力する制御回路とで構成されている。

また、この発明の別の発明では、さらに自弧消弧形半導
体素子郡の各自互消弧形半導体素子に並列にそれぞれ接
続された、この自弧消弧形半導体素子群の流す電流に対
し逆方向の電流を流すバイパス用整流素子と、放電管の
駆動用電極端子とカソード電極端子間に接続された駆動
用電極端子電圧を検出するための電圧検出器とを設け、
かつ上述した制御回路の代わりに、自弧′消弧形半導体
素子群の各自互消弧形半導体素子の導通制御端子に所望
の幅のオン／オフ制御信号を入力すると共に、電圧検出
器がバイパス用整流素子に逆阻止電圧となる方向で所定
レベル以上の電圧を検出したとき、各自互消弧形半導体
素子の導通制御端子にオン信号を入力する制御回路とを
設けて構成している。

［作用］この発明による放電管用駆動回路では、放電管の駆動用
電極端子に供給するトリガパルスの幅を、自互消弧形半
導体素子のスイッチングにより任意に決められ、またイ
ンピーダンス要素と高周波特性の良いコンデンサにより
過電圧制御を図っている。

また、この発明の別の発明による放電管用駆動回路では
さらに、放電管の駆動用電極端子すなわちグリッド端子
に、バイパス用整流素子に逆阻止電圧となる方向で所定
レベル以上の過電圧が発生した時、その過電圧が自弧消
弧形素子に印加されないよう自弧消弧形素子を導通させ
、また、これと逆方向の過電圧の場合にはバイパス用整
流素子に流すようにして目皿消弧形半導体素子および直
流電圧源の過電圧からの保護を図っている。

［実施例］以下、この発明の一実施例を図について説明する。第１
図はこの発明による放電管用駆動回路の一実施例を示す
回Ｎ構成図であり、図中、（９）はサイラトロンであり
、第３図および第５図に示す従来のものと同じものであ
る。　（１７）は高周波特性の良いセラミックコンデン
サ（以下単にコンデンサとする）、（１８）は自弧消皿
形半導体素子であり、例えばここでは静電誘導形トラン
ジスタ（以下単にＳｉＴとする）、（１９）はインピー
ダンス要素としての抵抗値Ｒを有する抵抗、（２ｏ）は
サイラトロン（９）の駆動用電極端子すなわちグリッド
端子（Ｇ）の電圧を検出する電圧検出器、（２１）は５
ｉＴ（１８）にオン／オフ制御信号を入力する制御回路
、（２２）は直流電源電圧Ｖｄを発生する直流電圧源、
そして（２３）は５ｉＴ（１８）の逆方向の電流のバイ
パス用整流素子（過電圧整流素子）であるダイオードで
ある。

また、第２図は第１図の回路の動作を説明するための動
作波形図である。

次に動作について説明する。　Ｓ　ｉＴ　（１８）は、
例えば東北金属株式会社のカタログＮ　ｏ、ＵＤ−００
２に示された２５Ｋ、１８３Ｖノように、定格としテ２
００−３００ｎｓｅｅ以内の高速のオン／オフ・スイッ
チングができ、１．５ＫＶ程度の高電圧、６０Ａの大電
流がとれるタイプのものを使用する。直流電圧源（２２
）の出力Ｖｄは従来のグリッド端子での電圧と同じＮｐ
Ｔ・ｖｂ値一定に保たれている（（３）式参照）、第２
図の時点ｔ。

でサイラトロン（９）をトリガさせる。５ｉＴ（１８）
はｔ０時点までは、その導通制御端子（ゲート端子）（
ｇ）に制御回路（２１）がらオフ信号が入力されていて
、非導通となっている。このとき直流電源電圧ＶｄはＳ
　ｉＴ　（１８）に印加されるので、トリガ入力電圧Ｖ
Ｑ＋は零となる０時点ｔ、で制御回路（２１）がらＳｉ
Ｔ　（１Ｂ）にオン信号を入力すると、先に述べたよう
に急速に導通する。従ってトリガ入力電圧ＶＱ＋はＶｄ
の値となる。この導通状態を所定のパルス幅τｐなる時
点ｔ１まで継続する０時点１＋で制御回路（２１）から
５ｉｎ（１８）にオフ信号を入力する。５ｉＴ（１８）
は急速に非導通となる。以（ＪｉＳｉＴ（１８）には、
次にサイラトロン（９）をトリガするまで、もしくは後
述するサイラトロン（９）のグリッド端子（Ｇ）に過電
圧が発生するまで、制御回路（２１）からオフ信号が入
力される０以上のことにより、パルス幅τｐで大きさが
Ｖ　ｑ　１−　Ｖ　ｄ　＝　Ｎ　ｐτ・Ｖｔ＋の従来と
同じ電圧波形のトリガパルスが、サイラトロン（９）の
グリッド端子（Ｇ）すなわち駆動用電極端子に与えられ
る。また、電流制限用の抵抗（１９）の値をＲとしてい
るので、トリガ電流ｉｑ１も従来と同じとなる。

以上のように基本的動作が満足される。

次に、従来技術の説明として第５図に示した主回路側の
回路の影響、すなわち先に述べたエキシマレーザ装置の
主回路のコンデンサ容量の差異による放電電流のため、
時点Ｌｘ−ｔ＋の間、サイラトロン（９）のグリッド端
子（Ｇ）にカソード電位に対し負方向の過電圧が発生し
た場合の保Ｊ回路について考える。電圧検出器（２０）
の検出電圧は、制御回路（２１）に常に入力され′てい
る。制御回路（２１）ではこの検出電圧と５ｉＴ（１８
）等の絶縁耐力に基づいて定めた過電圧設定レベルとを
比較し、検出電圧が過電圧設定レベルより大きい時は、
既に制御口１（２１）が５ｉＴ（１８）にオン信号を出
力する。これにより時点Ｌ２−Ｌｓの間、５ｉＴ（１８
）は導通ずる。

グリッド端子（Ｇ）に発生する過電圧は、抵抗（１９）
とコンデンサ（１））で分圧される。コンデンサ（１）
）は高周波特性が良く、このような高周波成分の過電圧
に対し良好な特性を示し、抵抗（１９）より低いインピ
ーダンスとなるよう設計されている。このためグリッド
端子（Ｇ）に発生した過電圧は、抵抗（１９）にほとん
ど印加されることになる。これにより５ｉＴ（１８）お
よび直流電圧源（２２）は、グリッド発生過電圧から保
護される。なお、サイラトロン（９）のグリッド端子（
Ｇ）にカソード電位に対し正方向の過電圧が発生したと
きは、５ｉＴ（１８）が導通しなくても５ｉＴ（１８）
のソース端子（ｓ）とドレイン端子（ｃｌ）間に接続さ
れたダイオード（２３）が導通するため、上記と同じく
過電圧から各部品を保護できる。

なおこの発明は、第１図に示した一実施例の電圧検出器
（２０）およびバイパス用整流素子としてのダイオード
（２３）を特に設けなくても、制御回路（２１）により
５ｉＴ（１８）のオン／オフ制御を行うことにより、サ
イラトロン（９）のグリッド端子（Ｇ）に所望の幅のト
リガパルスを供給することだけで所定の目的を達成する
ことができる。この場合の過電圧に対する５ｉＴ（１８
）および直流電圧源（２２）の保護は、上述したコンデ
ンサ（１））と抵抗（１９）のインピーダンスの関係に
よる、グリッド端子（Ｇ）に発生した過電圧がほとんど
抵抗（１９）に印加されることにより達成されている。

また、上記実施例では自弧消弧形牛導体素子として静電
誘導形トランジスタを用いたが、使用電圧や用途により
、同じく高速スイッチングできる電界効果形トランジス
タ、高速スイッチングでは劣るが高耐圧であるゲート・
ターンオフ・サイリスタ、静電誘導形サイリスタを用い
てもよい。

また、上述実施例では０弧消弧形半導体素子を１つしか
用いなかったが、グリッド端子（Ｇ）に発生する過電圧
が大きい場合には、０弧消弧形半導体素子の絶縁耐力と
の関係から０弧消弧形半導体素子を複数個直列に接続し
、各０弧消弧形半導体素子の導通制御端子に制御回路（
２１）からそれぞれオン／オフｉｉ制御信号を入力する
ようにしてもよい。

また、電流が大きい場合には０弧消弧形半導体素子を複
数個並列に接続する構成にすればよい。

また、抵抗（１９）は適当な特性を持つインピーダンス
要素であればよく、例えばリアクトル等に置き換えても
よい、これらのことは、上記実施例の場合においても、
また電圧検出器（２０）およびバイパス用整流素子とし
てのダイオード（２３）を特に設けない場合においても
実施可能であることは言うまでもない。

［発明の効果］以上のようにこの発明によれば、放電管用駆動回路を所
定のインピーダンス要素と１弧消弧形半導体素子群から
なる直列回路と、各０弧消弧形半導体素子を所定の時間
幅でオン／オフ制御する制御回路と、高周波特性の良い
コンデンサを設けて回路を精成したので、コンパクト化
、低コスト化が可能となったと共に、信頼性および適用
性が向上した放電管用駆動回路が得られる効果がある。

また、この発明の別の発明によればさらに、自弧消弧形
半導体素子群の各１弧消弧形半導体素子に並列にそれぞ
れ、逆方向の電流を流すバイパス用整流素子を設けると
共に、放電管の駆動用電極端子電圧を検出するための電
圧検出器を設け、さらに上述した制御回路の代わりに、
各１弧消弧形半導体素子を所定の時間幅でオン／オフ制
御すると共に、電圧検出２；がバイパス用整流素子に逆
阻止電圧となる方向で所定レベル以上の電圧を検出した
とき、各１弧消弧形半導体素子の導通側御端子にオン信
号を入力する制御回路とを設けて回路を構成したので、
保譚機能がより充実した放電管用駆動回路が得られる効
果がある。

【図面の簡単な説明】

第１図はこの発明による放電管用駆動回路の一実施例を
示す回路構成図、第２図は第１図に示した回路の動作波
形図５第３（２Ｉは従来の放電管用駆動回路を示す回路
構成図、第４図は第３図に示した回路の動作波形図、第
５図はスイッチング素子としてサイラトロンを適用した
エキシマレーザ装刀の主回路構成を示す回ｎ構成図であ
る。図において、（１）は直流電圧源、（９）はサイラトロ
ン、（！７）はコンデンサ、　（１８）は静電誘導形ト
ランジスタ（１弧消弧形半導体素子）、　（１９）は抵
抗（インピーダンス要素）、　（２０）は電圧検出器、
　＜２１）ハＵＩｍ　［！Ｉ　ｒａ、（２２）Ｊ、ｔ　
ｉｌ［ｌ’ｌＥ　ｆｆｉ　圧［、（２：１）ｉｉ　タイ
、ｔ　−ド（バイアス用整流素子）である。尚、図中、同一符号は同−又は相当部分を示す。第１図第２図ｔａ　ｂ　　　　　　ｔａｂ第３図第４圓手続補正書昭和６２年　７月８日

Claims

【特許請求の範囲】

（１）１対のアノード、カソード電極と少なくとも１つ
の駆動用電極を有するスイッチング用の放電管を駆動さ
せるための放電管用駆動回路であつて、所定の抵抗値を
有するインピーダンス要素、および少なくとも１つ以上
の自弧消弧形半導体素子が直並列接続された自弧消弧形
半導体素子群からなり、その一端が上記放電管の駆動用
電極端子に接続された直列回路と、この直列回路の他端
と上記放電管のカソード電極端子間に接続された高周波
特性の良いコンデンサと、上記自弧消弧形半導体素子群
の各自弧消弧形半導体素子の導通制御端子に所望の幅の
オン／オフ制御信号を入力する制御回路とを備え、適当
なパルス幅のトリガパルスを上記放電管の駆動用電極端
子に供給することを特徴とする放電管用駆動回路。
（２）自弧消弧形半導体素子として静電誘導形トランジ
スタを用いたことを特徴とする特許請求の範囲第１項記
載の放電管用駆動回路。
（３）自弧消弧形半導体素子として電界効果形トランジ
スタを用いたことを特徴とする特許請求の範囲第１項記
載の放電管用駆動回路。
（４）自弧消弧形半導体素子としてゲート・ターンオフ
・サイリスタを用いたことを特徴とする特許請求の範囲
第１項記載の放電管用駆動回路。
（５）自弧消弧形半導体素子として静電誘導形サイリス
タを用いたことを特徴とする特許請求の範囲第１項記載
の放電管用駆動回路。
（６）１対のアノード、カソード電極と少なくとも１つ
の駆動用電極を有するスイッチング用の放電管を駆動さ
せるための放電管用駆動回路であって、所定の抵抗値を
有するインピーダンス要素、および少なくとも１つ以上
の自弧消弧形半導体素子が直並列接続された自弧消弧形
半導体素子群からなり、その一端が上記放電管の駆動用
電極端子に接続された直列回路と、この直列回路の他端
と上記放電管のカソード電極端子間に接続された高周波
特性の良いコンデンサと、上記自弧消弧形半導体素子群
の各自弧消弧形半導体素子に並列にそれぞれ設けられた
、この自弧消弧形半導体素子群の流す電流に対し逆方向
の電流を流すバイパス用整流素子と、上記放電管の駆動
用電極端子とカソード電極端子間に設けられた駆動用電
極端子電圧を検出するための電圧検出器と、上記自弧消
弧形半導体素子群の各自弧消弧形半導体素子の導通制御
端子に所望の幅のオン／オフ制御信号を入力すると共に
、上記電圧検出器がバイパス用整流素子に逆阻止電圧と
なる方向で所定レベル以上の電圧を検出したとき、上記
各自弧消弧形半導体素子の導通制御端子にオン信号を入
力する制御回路とを備え、適当なパルス幅のトリガパル
スを上記放電管の駆動用電極端子に供給することを特徴
とする放電管用駆動回路。
（７）自弧消弧形半導体素子として静電誘導形トランジ
スタを用いたことを特徴とする特許請求の範囲第６項記
載の放電管用駆動回路。
（８）自弧消弧形半導体素子として電界効果形トランジ
スタを用いたことを特徴とする特許請求の範囲第６項記
載の放電管用駆動回路。
（９）自弧消弧形半導体素子としてゲート・ターンオフ
・サイリスタを用いたことを特徴とする特許請求の範囲
第６項記載の放電管用駆動回路。
（１０）自弧消弧形半導体素子として静電誘導形サイリ
スタを用いたことを特徴とする特許請求の範囲第６項記
載の放電管用駆動回路。