JPS6324323B2 - - Google Patents
Info
- Publication number
- JPS6324323B2 JPS6324323B2 JP1993780A JP1993780A JPS6324323B2 JP S6324323 B2 JPS6324323 B2 JP S6324323B2 JP 1993780 A JP1993780 A JP 1993780A JP 1993780 A JP1993780 A JP 1993780A JP S6324323 B2 JPS6324323 B2 JP S6324323B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- capacitor
- potential
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は音量、音質、その他パルス信号の振幅
等のアナログ信号の大きさを制御できる出力信号
制御回路に関するものである。
等のアナログ信号の大きさを制御できる出力信号
制御回路に関するものである。
更に詳説すると、本発明は信号の大きさを調整
する際、従来の如き可変抵抗器を使用することな
く、コンデンサの充放電電圧を利用して信号の大
きさを調整できる回路を提供せんとするものであ
る。
する際、従来の如き可変抵抗器を使用することな
く、コンデンサの充放電電圧を利用して信号の大
きさを調整できる回路を提供せんとするものであ
る。
次に第１図と共に信号の大きさを調整するのに
可変抵抗器を使用する従来回路について説明す
る。ここではアナログ信号としてパルス発生器か
らの信号を例にとり、その信号の大きさを調整す
る回路について説明する。第１図において、パル
ス発生器１の出力は可変抵抗器２の摺動端子３か
ら取り出されており、摺動端子３を機械的に移動
させることによりパルス信号の振幅を制御してい
る。従つて、可変抵抗器の摺動端子３を長時間に
わたり操作する事により、接触面が摩滅し、接触
不良が発生するため、パルス信号にノイズが加わ
り、Ｓ／Ｎ比が低下する。さらに摩滅が進行する
と可変抵抗器２から摺動端子３にパルス信号が出
力されない状態が発生する。又、摺動端子３を(A)
の方向に最大にスライドさせると、パルス発生器
１の最大出力が出力端子に印加される事になり、
出力に接続されているデバイス等を破壊する事に
なる。
可変抵抗器を使用する従来回路について説明す
る。ここではアナログ信号としてパルス発生器か
らの信号を例にとり、その信号の大きさを調整す
る回路について説明する。第１図において、パル
ス発生器１の出力は可変抵抗器２の摺動端子３か
ら取り出されており、摺動端子３を機械的に移動
させることによりパルス信号の振幅を制御してい
る。従つて、可変抵抗器の摺動端子３を長時間に
わたり操作する事により、接触面が摩滅し、接触
不良が発生するため、パルス信号にノイズが加わ
り、Ｓ／Ｎ比が低下する。さらに摩滅が進行する
と可変抵抗器２から摺動端子３にパルス信号が出
力されない状態が発生する。又、摺動端子３を(A)
の方向に最大にスライドさせると、パルス発生器
１の最大出力が出力端子に印加される事になり、
出力に接続されているデバイス等を破壊する事に
なる。
本発明は斯る問題を解決できる回路を提供せん
とするものである。
とするものである。
次に第２図と共に本発明について説明する。本
発明の出力信号制御回路の構成は、直流電源電圧
（＋Ｂ）を抵抗R1、最大振幅保護用スイツチS3お
よびアツプスイツチS1を介してコンデンサC1の
電極Ａに供給し、また、コンデンサC1の電極Ａ
へはダウンスイツチS2および抵抗R2を介して他
方の直流電源電圧（−Ｂ）を供給している。ま
た、コンデンサC1の電極Ａの電位は第１アナロ
グ・メモリー５へ供給されている。クロツク・パ
ルス発生回路６はスイツチS1或はS2のいずれかが
ONしている期間中だけ動作し、その出力クロツ
ク・パルスによりメモリー書き込み回路４が働
き、コンデンサC1の電位を第１アナログ・メモ
リー５に記憶させる。この記憶電位により利得制
御回路７が制御され、そしてこの回路７によりパ
ルス発生回路等の被制御信号回路８の出力振幅を
制御する。
発明の出力信号制御回路の構成は、直流電源電圧
（＋Ｂ）を抵抗R1、最大振幅保護用スイツチS3お
よびアツプスイツチS1を介してコンデンサC1の
電極Ａに供給し、また、コンデンサC1の電極Ａ
へはダウンスイツチS2および抵抗R2を介して他
方の直流電源電圧（−Ｂ）を供給している。ま
た、コンデンサC1の電極Ａの電位は第１アナロ
グ・メモリー５へ供給されている。クロツク・パ
ルス発生回路６はスイツチS1或はS2のいずれかが
ONしている期間中だけ動作し、その出力クロツ
ク・パルスによりメモリー書き込み回路４が働
き、コンデンサC1の電位を第１アナログ・メモ
リー５に記憶させる。この記憶電位により利得制
御回路７が制御され、そしてこの回路７によりパ
ルス発生回路等の被制御信号回路８の出力振幅を
制御する。
次に本発明回路の動作について説明する。先ず
パルス発生回路８の出力振幅を大きくする場合に
ついて説明する。アツプスイツチS1を時刻t0で閉
じると、コンデンサC1は次第に充電され、コン
デンサC1の両端電圧Ｖは第３図ａに示す如く時
間ｔと共に上昇する。その際、前述の如くアツプ
スイツチS1の閉成と連動して第３図ｂに示す如く
クロツク・パルス発生回路６が動作を開始し、そ
の出力クロツク・パルスCPに同期して第１メモ
リー書き込み回路４がコンデンサC1の電位をア
ナログ・メモリー５に書き込みを行なう。そし
て、アナログ・メモリー５の出力により利得制御
回路７が制御され、更に利得制御回路７により第
３図Ｃに示す如く、パルス発生回路８の振幅Va
が制御される。次に時刻t1でS1をOFFにすると、
コンデンサC1の充電が停止すると共にクロツ
ク・パルス発生回路６の動作も停止し、そのため
パルス発生回路８の出力振幅Vaは時間t1〜t2で一
定に保持される。再び時刻t2でS1をONすると、
時刻t2〜t3に示す如くなる。
パルス発生回路８の出力振幅を大きくする場合に
ついて説明する。アツプスイツチS1を時刻t0で閉
じると、コンデンサC1は次第に充電され、コン
デンサC1の両端電圧Ｖは第３図ａに示す如く時
間ｔと共に上昇する。その際、前述の如くアツプ
スイツチS1の閉成と連動して第３図ｂに示す如く
クロツク・パルス発生回路６が動作を開始し、そ
の出力クロツク・パルスCPに同期して第１メモ
リー書き込み回路４がコンデンサC1の電位をア
ナログ・メモリー５に書き込みを行なう。そし
て、アナログ・メモリー５の出力により利得制御
回路７が制御され、更に利得制御回路７により第
３図Ｃに示す如く、パルス発生回路８の振幅Va
が制御される。次に時刻t1でS1をOFFにすると、
コンデンサC1の充電が停止すると共にクロツ
ク・パルス発生回路６の動作も停止し、そのため
パルス発生回路８の出力振幅Vaは時間t1〜t2で一
定に保持される。再び時刻t2でS1をONすると、
時刻t2〜t3に示す如くなる。
次にS1をONし続けた場合の動作について説明
する。先ず第２メモリー書き込み回路９により第
２アナログメモリー回路１０に所定の電位Vmを
記憶させておく。そして、第２アナログ・メモリ
ー回路１０の電位とコンデンサC1の電位とを比
較回路１１で比較し、両電位が一致したときのみ
スイツチ制御回路１２が動作して保護用スイツチ
S3を開放し、コンデンサC1の充電を停止させ、
パルス発生回路８の出力パルス振幅Vaが第２ア
ナログ・メモリー回路に記憶された値以上になら
ないよう制限するようにしている。従つて、時間
t4〜t6において、S1を連続的に押圧して、S1を
ONし続けても、時刻t5で第２アナログ・メモリ
ー回路１０に設定された値とC1の電位とが一致
すると、比較回路１１がスイツチ制御回路１２を
制御し、更にこの制御回路１２により保護用スイ
ツチS3がOFFとせられるため、パルス発生回路
８の出力振幅Vaは一定に保たれる。そのため次
段に必要とする信号入力電圧と第２アナログ・メ
モリー回路１０の記憶電位を一致させておけば、
次段回路の保護にも役立つことになる。
する。先ず第２メモリー書き込み回路９により第
２アナログメモリー回路１０に所定の電位Vmを
記憶させておく。そして、第２アナログ・メモリ
ー回路１０の電位とコンデンサC1の電位とを比
較回路１１で比較し、両電位が一致したときのみ
スイツチ制御回路１２が動作して保護用スイツチ
S3を開放し、コンデンサC1の充電を停止させ、
パルス発生回路８の出力パルス振幅Vaが第２ア
ナログ・メモリー回路に記憶された値以上になら
ないよう制限するようにしている。従つて、時間
t4〜t6において、S1を連続的に押圧して、S1を
ONし続けても、時刻t5で第２アナログ・メモリ
ー回路１０に設定された値とC1の電位とが一致
すると、比較回路１１がスイツチ制御回路１２を
制御し、更にこの制御回路１２により保護用スイ
ツチS3がOFFとせられるため、パルス発生回路
８の出力振幅Vaは一定に保たれる。そのため次
段に必要とする信号入力電圧と第２アナログ・メ
モリー回路１０の記憶電位を一致させておけば、
次段回路の保護にも役立つことになる。
次に出力振幅を小さくする場合には、ダウンス
イツチS2を閉じる事によりC1の電荷はR2を通じ
て放電され、C1の電位は下降する。その様子をt7
〜t8に示す。前述と同様にこの時もS2が閉じると
同時に、クロツクパルス発生回路６が動作し、ク
ロツクパルスCPに同期してC1の電位がアナログ
メモリー回路５に書き込まれる。そして、その電
位の下降した量だけゲインコントロール回路７に
よりパルス発生回路８の出力振幅を小さくする。
イツチS2を閉じる事によりC1の電荷はR2を通じ
て放電され、C1の電位は下降する。その様子をt7
〜t8に示す。前述と同様にこの時もS2が閉じると
同時に、クロツクパルス発生回路６が動作し、ク
ロツクパルスCPに同期してC1の電位がアナログ
メモリー回路５に書き込まれる。そして、その電
位の下降した量だけゲインコントロール回路７に
よりパルス発生回路８の出力振幅を小さくする。
また、S1，S2が共にOFFの時はアナログメモ
リー回路５の記憶した電位によつて、パルス発生
回路８の出力振幅は一定に保たれ、さらにC1の
電位も、アナログメモリー回路２の出力から高抵
抗R3を介してC1の電極Ａに接続されている為に
一定の電位を持続する。上述においては一例とし
て、パルス発生回路の振幅コントロールを用いた
が、その他のアナログ信号でも同様にコントロー
ルが可能であることは言うまでもない。また、上
述の本発明の回路を被制御信号回路として音量調
整回路に使用するには、音声信号伝送路と直列に
利得制御回路７の制御トランジスタのエミツタ・
コレクタ筋路を接続し、ベースバイアスを第１ア
ナログ・メモリー回路５の出力で制御するように
してもよい。また、保護用スイツチS3としては、
リレー・スイツチを使用することもできるが、ス
イツチング・トランジスタ等の電子回路を使用す
ることもできる。
リー回路５の記憶した電位によつて、パルス発生
回路８の出力振幅は一定に保たれ、さらにC1の
電位も、アナログメモリー回路２の出力から高抵
抗R3を介してC1の電極Ａに接続されている為に
一定の電位を持続する。上述においては一例とし
て、パルス発生回路の振幅コントロールを用いた
が、その他のアナログ信号でも同様にコントロー
ルが可能であることは言うまでもない。また、上
述の本発明の回路を被制御信号回路として音量調
整回路に使用するには、音声信号伝送路と直列に
利得制御回路７の制御トランジスタのエミツタ・
コレクタ筋路を接続し、ベースバイアスを第１ア
ナログ・メモリー回路５の出力で制御するように
してもよい。また、保護用スイツチS3としては、
リレー・スイツチを使用することもできるが、ス
イツチング・トランジスタ等の電子回路を使用す
ることもできる。
このように、本発明の出力信号制御回路はコン
トロール機能部に電子回路を用いている為に、機
械的に接触部分がなく、従つて、摩滅によるノイ
ズの発生や信号の中断もなく、Ｓ／Ｎ比が良く、
さらに高信頼性がある。また、操作性もスイツチ
の開閉だけでよく、さらに最大出力振幅の保護も
連続的に設定出来て、非常に便利である。
トロール機能部に電子回路を用いている為に、機
械的に接触部分がなく、従つて、摩滅によるノイ
ズの発生や信号の中断もなく、Ｓ／Ｎ比が良く、
さらに高信頼性がある。また、操作性もスイツチ
の開閉だけでよく、さらに最大出力振幅の保護も
連続的に設定出来て、非常に便利である。
第１図は従来回路を示すための回路図、第２図
は本発明の出力信号制御回路を示すブロツク回路
図、第３図は本発明を説明するための説明図であ
る。 ４，９……第１および第２メモリー書き込み回
路、５，１０……第１および第２アナログ・メモ
リー回路、６……クロツク・パルス発生回路、７
……利得制御回路、８……被制御信号回路、１１
……比較回路、１２……スイツチ制御回路、C1
……コンデンサ。
は本発明の出力信号制御回路を示すブロツク回路
図、第３図は本発明を説明するための説明図であ
る。 ４，９……第１および第２メモリー書き込み回
路、５，１０……第１および第２アナログ・メモ
リー回路、６……クロツク・パルス発生回路、７
……利得制御回路、８……被制御信号回路、１１
……比較回路、１２……スイツチ制御回路、C1
……コンデンサ。
Claims (1)
- １ 一端が基準電位点に接続され且つ他端が第１
スイツチの一端に接続されたコンデンサと、該コ
ンデンサの他端と一方の直流電源間に接続される
第２スイツチと、前記コンデンサの出力電位を前
記第１或は第２スイツチのON−OFFに関連して
記憶する第１アナログ・メモリーと、該メモリー
の出力により信号の大きさが制御される信号源
と、前記コンデンサの出力電位と第２アナログ・
メモリーの所定記憶電位を比較する比較回路と、
該比較回路の出力によりON−OFF制御され且つ
他方の直流電源と前記第１スイツチの他端間に接
続される保護用スイツチとを備え、前記第１或は
第２スイツチの閉成時における前記コンデンサの
充電或は放電位により前記第１アナログ・メモリ
ーの出力を変化させて、信号源の信号の大きさを
制御することを特徴とする出力信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993780A JPS56116314A (en) | 1980-02-19 | 1980-02-19 | Control circuit for output signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993780A JPS56116314A (en) | 1980-02-19 | 1980-02-19 | Control circuit for output signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56116314A JPS56116314A (en) | 1981-09-12 |
| JPS6324323B2 true JPS6324323B2 (ja) | 1988-05-20 |
Family
ID=12013114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993780A Granted JPS56116314A (en) | 1980-02-19 | 1980-02-19 | Control circuit for output signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56116314A (ja) |
-
1980
- 1980-02-19 JP JP1993780A patent/JPS56116314A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56116314A (en) | 1981-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803410B2 (ja) | 半導体集積回路 | |
| JPS6324323B2 (ja) | ||
| US5081426A (en) | Power amplifier having a standby circuit | |
| US5965958A (en) | Method and circuit for reducing transient currents | |
| US5045718A (en) | Circuit for detecting power supply voltage variation | |
| KR980005000A (ko) | 반도체 메모리 장치 | |
| KR19990024891A (ko) | 파워 업 회로 | |
| KR20020049808A (ko) | 반도체 메모리 장치의 내부 전원 전압 드라이버 | |
| JP3132103B2 (ja) | コイルのスイッチング装置 | |
| JPH0442615A (ja) | 半導体集積回路 | |
| JPS6122345Y2 (ja) | ||
| JP3842917B2 (ja) | Ｄｃ−ｄｃコンバータを用いた電源回路 | |
| KR930005604Y1 (ko) | Vcr용 오녹화 방지 장치 | |
| JPS5914810Y2 (ja) | 電源制御回路 | |
| KR920003804Y1 (ko) | 고출력증폭기의 동시출력회로 | |
| KR900002605B1 (ko) | 브이.티.알의 음성신호 처리용 기록, 재생, 뮤트모우드로직 조절회로 | |
| JPS639870Y2 (ja) | ||
| JPS6144264Y2 (ja) | ||
| JP2551839B2 (ja) | 減衰波形発生装置 | |
| KR100258858B1 (ko) | 백바이어스전압레벨검출기 | |
| JPS6034096Y2 (ja) | 磁気記録再生装置 | |
| KR950002022B1 (ko) | 밧데리 백업 회로 | |
| KR890000510Y1 (ko) | 더블 데크 카세트의 더빙 제어회로 | |
| KR100557613B1 (ko) | 저전압 감지회로 | |
| JPS58210703A (ja) | シヨツク音防止回路 |