JPS63239572A - Memory card device - Google Patents

Memory card device

Info

Publication number
JPS63239572A
JPS63239572A JP62074641A JP7464187A JPS63239572A JP S63239572 A JPS63239572 A JP S63239572A JP 62074641 A JP62074641 A JP 62074641A JP 7464187 A JP7464187 A JP 7464187A JP S63239572 A JPS63239572 A JP S63239572A
Authority
JP
Japan
Prior art keywords
memory card
data
address
bus
writer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62074641A
Other languages
Japanese (ja)
Inventor
Toshio Tsuji
辻 敏雄
Kazuhiko Sueoka
一彦 末岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62074641A priority Critical patent/JPS63239572A/en
Publication of JPS63239572A publication Critical patent/JPS63239572A/en
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

PURPOSE:To detect an unconnected terminal by indicating that all terminals are connected when test data to be written on a memory card are stored in specified addresses having specified data values. CONSTITUTION:Data is transferred to the memory card 11 by using the input/ output port 9 of a microprocessor MCU 8 incorporated in a reader writer 7 as a data bus and the output port 10 as an address bus. The memory card 11 has a pull-up circuit 13 at a terminal 12 and data is written in and read out of a RAM 16 through an address bus 14 and a data bus 15. The pull-up circuit 13, therefore, detects an unconnected terminal until all terminals of the address bus 14 and data bus 15 are connected correctly. Thus, the connection state of the terminals of the memory card and reader/writer can be checked.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、メモリカードとリーダ・ライターのアドレス
・バス、データ・バスの端子の接続状況をチェックする
機能を持ったメモリカード装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a memory card device having a function of checking the connection status of the address bus and data bus terminals of a memory card and a reader/writer.

従来の技術 従来のメモリカード装置では、第6図に示すようにメモ
リカード24の入出力端子26に低抵抗26のプルアッ
プ回路、またリニダ・ライター27の入出力端子2日に
高低[29のプルダウン回路をそれぞれft@、接続さ
れた入出力端子3oを1(ul 、hllに、接続され
ていない入出力端子31を” LOW ”にし、これら
の状況をリーダ・ライターに内蔵されたkCU32の入
出力ポート33で読み取シ確認していた。
2. Description of the Related Art In a conventional memory card device, as shown in FIG. The pull-down circuits are set to ft@, the connected input/output terminals 3o are set to 1 (ul, hll), and the unconnected input/output terminals 31 are set to "LOW". Reading was confirmed at output port 33.

発明が解決しようとする問題点 このような従来のメモリカード装置では、アドレス・バ
ス、データ・バスの各端子の接続状況をチェックするた
め、リーダ・ライターの入出力端子に高抵抗のプルダウ
ン回路を必矢とし、また接続状況を読み取るため出力た
けでなく入力も可能なポートを持ったMOU32を使わ
なければならないという問題点があった。
Problems to be Solved by the Invention In such conventional memory card devices, high-resistance pull-down circuits are installed at the input/output terminals of the reader/writer in order to check the connection status of each terminal of the address bus and data bus. Moreover, in order to read the connection status, there was a problem in that it was necessary to use an MOU 32 that had a port that could not only output but also input.

問題点を解決するための手段 本発明は上記問題点を解決するため、リーダ・ライター
とメモリカードを接続した時、リーダ・ライターのアド
レス・バスとデータ・バスを通して送られてきたテスト
データがメモリカードの指定されたアドレス番地に指定
されたデータ値が書込まれたかどうかを確認することに
よシ、各端子の接続状況をチェックするものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention aims to solve the above problems by transmitting test data sent through the address bus and data bus of the reader/writer to the memory when the reader/writer is connected to the memory card. The connection status of each terminal is checked by checking whether the specified data value has been written to the specified address of the card.

作用 本発明は上記した構成により、メモリカードに書込まれ
たテストデータが指定されたアドレス番地に指定された
データ値が正しく入っていれば、すべての端子が接続さ
れていることを示し、異なったアドレス番地または異な
ったデータ値であれば、その異なった状況から未接続の
端子を検出する。
According to the above-described configuration, the present invention indicates that all terminals are connected if the test data written to the memory card has the specified data value correctly entered at the specified address. If the address address is different or the data value is different, an unconnected terminal is detected from the different situation.

実施例 第1図は本発明のメモリカード装置の一実施例を示すブ
ロック図である。リーダ・ライター7に内蔵されたMC
U3の入出力ポート9をデータ・バス、出力ポート10
をアドレス・バスとし、メモリカード11とデータの転
送を行う。メモリカード11では、端子12にプルアッ
プ回路13を置キ、アドレス、バス14とデータ自バス
16を通してRAM16にデータの読み書きが行われる
Embodiment FIG. 1 is a block diagram showing an embodiment of a memory card device of the present invention. MC built into reader/writer 7
Connect input/output port 9 of U3 to data bus, output port 10
is used as an address bus to transfer data to and from the memory card 11. In the memory card 11, a pull-up circuit 13 is placed at a terminal 12, and data is read and written into the RAM 16 through an address bus 14 and a data bus 16.

第2図、第3図はデータ・バスの接続状況をチェックす
るためのブロック図である。第2図はデータ・バス17
がすべて正しく接続されている場合であり、第3図はビ
ット2のデータ・バス18が正しく接続されていない場
合である。最初にC1L)に示すリーダ・ライター7か
らメモリカード11の任意番地(以下m番地とする)V
cooHの値を書込む。次に(b)に示すソーダ・ライ
ターTのデータ・バスの入出力ポートレジスタ21にF
FHの値を書込む。最後に(0)に示すメモリカード1
10m番地に書込まれたデータ値をリーダ・ライター7
に読み出し、その値を確認することにより接続状況が判
断される。この時、第2図のデータ・バス1Tが正しく
接続されている場合は、メモリカード11に書込まれた
データ値00Hがそのまま読み出されるが、第3図のデ
ータ・バス18が正しく接続されていない場合リーダ・
ライター7からメモリカード11にOOHを書込む時、
接続されていないビット(この場合ビット2)のみ。
FIGS. 2 and 3 are block diagrams for checking the connection status of the data bus. Figure 2 shows the data bus 17
This is the case where all of the bits are connected correctly, and FIG. 3 shows the case where the data bus 18 of bit 2 is not connected correctly. First, an arbitrary address (hereinafter referred to as m address) V of the memory card 11 from the reader/writer 7 shown in C1L)
Write the value of cooH. Next, the data bus input/output port register 21 of the soda lighter T shown in (b) is
Write the value of FH. Finally, memory card 1 shown in (0)
The data value written at address 10m is sent to reader/writer 7.
The connection status is determined by reading the value and checking the value. At this time, if the data bus 1T in Figure 2 is connected correctly, the data value 00H written to the memory card 11 is read out as is, but if the data bus 18 in Figure 3 is connected correctly. If not, the reader
When writing OOH from the writer 7 to the memory card 11,
Only the unconnected bit (bit 2 in this case).

メモリカード11のプルアップ回路13によシ”Hig
h”になpm番地のそのビットにゞゝ1”が書込まれる
。次にリーダ・ライター7の入出力ポートレジスタ21
のすべてのビットに′1″を書込んだ後、メモリカード
11からm番地のデータ値をリーダ・ライター7に読み
出す時、接続されているビットは読み出されるが、接続
されていないビットはメモリカード11からデータ値が
入力されないため、そのビットは変化しない。これによ
り接続されていないビットのみゝ1”として確認される
(この場合ビット2)。第4図、第6図はアドレス・バ
スの接続状況をチェックするためのブ!ツク図である。
The pull-up circuit 13 of the memory card 11 is
"1" is written to that bit of the pm address in "h". Next, the input/output port register 21 of the reader/writer 7
After writing ``1'' to all bits, when reading the data value at address m from the memory card 11 to the reader/writer 7, the connected bits are read, but the unconnected bits are read out from the memory card. Since no data value is input from 11, that bit does not change.As a result, only the unconnected bit is confirmed as "1" (bit 2 in this case). Figures 4 and 6 show the block diagram for checking the address bus connection status. This is a diagram.

第4図はアドレス・バス22がすべて正しく接続されて
いる場合であシ、第6図はビット1のアドレス争バス2
3が接続されていない場合である。最初に(a)に示す
リーダ・ライター7からメモリカード11の02H番地
に01Hの値を書込む。次に(b)に示すメモリカード
11のOOH番地Vc00Hの値を書込む。最後に(0
)に示すメモリカード11からリーダ・ライター7に0
2H番地の値を読み出し、その値を確認することにより
アドレス・バスのビット1の接続状況が判断される。こ
の時、第4図のアドレス・バス22が正しく接続されて
いる場合は、指定した番地に指定されたデータ値(この
場合、02H番地に01 H、OOH番地にOOH)が
書込まれるが、第6図のアドレス・バス23のビット1
が正しく接続されていない場合はCb)においてOOH
番地にデータの書込みを指定したにもかかわらず、メモ
リカード11のプルアップ回路によ)指定アドレス番地
が02H番地になシ、データ値がOlHからOOHに書
き替えられる。これによp (C)において正シ<接続
されている場合は、データ値として01Hが読み出され
、正しく接続されていない場合は、00)Iが読み出さ
れこの違いによりアドレス・バスのビット1の接続状況
が判断される。
Figure 4 shows the case where all address buses 22 are connected correctly, and Figure 6 shows the case where address bus 22 is connected correctly for bit 1.
3 is not connected. First, the value 01H is written to address 02H of the memory card 11 from the reader/writer 7 shown in (a). Next, the value of OOH address Vc00H of the memory card 11 shown in (b) is written. Finally (0
) from the memory card 11 to the reader/writer 7.
By reading the value of address 2H and checking the value, the connection status of bit 1 of the address bus is determined. At this time, if the address bus 22 in FIG. 4 is connected correctly, the specified data value (in this case, 01H to address 02H and OOH to address OOH) is written to the specified address. Bit 1 of address bus 23 in FIG.
is not connected correctly, OOH in Cb)
Even though data writing is specified at the address, the pull-up circuit of the memory card 11 causes the specified address to become 02H and the data value is rewritten from OlH to OOH. As a result, in p (C), if the positive side is connected, 01H is read as the data value, and if it is not connected, 00)I is read out as the data value. The connection status of No. 1 is determined.

同様に他のアドレス・バスのビットの接続状況が判断さ
れる。
Similarly, the connection status of bits of other address buses is determined.

発明の効果 以上述べてきたように、本発明によれば、きわめて簡単
な構成によりメモリカードとリーダ・ライターの端子の
接続状況のチェックが行われ、正確なデータをメモリカ
ードに転送することが可能になる。
Effects of the Invention As described above, according to the present invention, the connection status between the memory card and the terminal of the reader/writer can be checked with an extremely simple configuration, and accurate data can be transferred to the memory card. become.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるメモリカード装置を
示すブロック図、第2図はそのメモリカード装置のデー
タ・バスがすべて接続された場合のブロック図、第3図
はピット2のデータ・バスが接続されていない場合のブ
ロック図、第4図はメモリカード装置のアドレス・バス
がすべて接続された場合のブロック図、第6図はビット
1のアドレス・バスが接続されていない場合のブロック
図、第6図は従来のメモリ装置のブロック図である。− 7・・・・・・リーダ・ライター、8・・・・・・リー
ダ・ライター用MCU、9・・・・・・データ用入出力
ポート。 10・・・・・・アドレス用入出力ポート、11・・・
・・・メモリカード、12・・・・・・メモリカード用
入出力端子、13・・・・・・プルアップ回路、14 
、22 、23・・・・・・アドレス・バス、15,1
7.18・・・・・・チーターバス、16・・・・・・
fiA]il、21・・・・・・入出力ポート・レジス
タ。  。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名7−
−・ リーフ:ライター δ−MCU ?−−−テータ用入出力木−ト 1O−−−アトトス用入虫力、オドY /f−−〜メモリカード tt’−−−ノ七すカー¥用へ仕力刻子/J−−−フ゛
ルアツア回蚤 14−−一了ドレヌバス I5−・子−7バス 第 1 図           1b−1尺ハH7−
−−すべ14噸先S八へ−r’−タハヌ11−−− +
ルクーライター 第 3 図 7−−−リーク゛ ライター 7−−− リーク°ライター ?4−−−メモソカーF ?6−−−人出力Jl)(メモリ刀−りz6−−−低4
氏方しく)−しア・/フ゛回路期ジz7−−−リーダラ
イクー z6−−−人出力肩子(ツーダライターフ2デー−一高
町\市しく)7レタ一フン回第1用)30−一一肩+ヰ
洲8を 3r−−一堝引F兵読都
FIG. 1 is a block diagram showing a memory card device according to an embodiment of the present invention, FIG. 2 is a block diagram when all data buses of the memory card device are connected, and FIG. 3 is a block diagram showing the data buses of pit 2. Figure 4 is a block diagram when all address buses of the memory card device are connected. Figure 6 is a block diagram when the address bus for bit 1 is not connected. FIG. 6 is a block diagram of a conventional memory device. - 7...Reader/writer, 8...MCU for reader/writer, 9...Data input/output port. 10...Address input/output port, 11...
...Memory card, 12...Memory card input/output terminal, 13...Pull-up circuit, 14
, 22, 23...address bus, 15, 1
7.18...cheetah bus, 16...
fiA]il, 21... Input/output port register. . Name of agent: Patent attorney Toshio Nakao and 1 other person7-
-・Leaf: Writer δ-MCU? ---Input/output tree for theta 1O---Insushi power for Atotos, Odo Y /f---~Memory card tt'----No. Falatsua Kai 14--Ichiryo Dorenu Bus I5-/Chi-7 Bus No. 1 Figure 1b-1 Shakuha H7-
--All 14 steps ahead S8-r'-Tahanu 11--- +
Leak Lighter No. 3 Figure 7 - Leak Lighter 7 - Leak Lighter? 4---Memosocar F? 6---Human output Jl) (Memory sword z6---Low 4
30 -11 shoulder + Izu 8 to 3r--Ichibohiki F Heyomito

Claims (1)

【特許請求の範囲】[Claims]  アドレス・バス,データ・バスの全入出力端子をプル
アップした回路を持つメモリカードと、出力専用ポート
をアドレス・バス,入出力専用ポートをデータ・バスと
し、その入出力データから前記メモリカードとの端子の
接続状況をチェックするプログラムを持つマイクロプロ
セッサ(以下MCUと略す)を内蔵したリーダ・ライタ
ーから構成されたメモリカード装置。
A memory card has a circuit that pulls up all input/output terminals of an address bus and a data bus, an output-only port is used as an address bus, and an input/output-only port is used as a data bus, and the input/output data is used as a memory card. A memory card device consisting of a reader/writer with a built-in microprocessor (hereinafter abbreviated as MCU) that has a program to check the connection status of terminals.
JP62074641A 1987-03-27 1987-03-27 Memory card device Pending JPS63239572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62074641A JPS63239572A (en) 1987-03-27 1987-03-27 Memory card device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62074641A JPS63239572A (en) 1987-03-27 1987-03-27 Memory card device

Publications (1)

Publication Number Publication Date
JPS63239572A true JPS63239572A (en) 1988-10-05

Family

ID=13553043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62074641A Pending JPS63239572A (en) 1987-03-27 1987-03-27 Memory card device

Country Status (1)

Country Link
JP (1) JPS63239572A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0426270A2 (en) * 1989-11-02 1991-05-08 Mitsubishi Denki Kabushiki Kaisha Portable semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0426270A2 (en) * 1989-11-02 1991-05-08 Mitsubishi Denki Kabushiki Kaisha Portable semiconductor memory device

Similar Documents

Publication Publication Date Title
JPH01108653A (en) Memory content protection circuit
JPS63239572A (en) Memory card device
JPS58175037A (en) Program loading system
JPH08129629A (en) Information recording medium with memory check function
JPH03147161A (en) Portable semiconductor memory device
JPS5819800A (en) Operation of volatile memory device
JPH01236389A (en) Memory card
JPH0656604B2 (en) Information processing equipment
JP2968636B2 (en) Microcomputer
KR940007479Y1 (en) Data transmission circuit between processors
JPH05241900A (en) Program operation confirmation system of computer
JPS6028969Y2 (en) interface device
JPS6160465B2 (en)
JPH04217056A (en) Automatic connection detecting method
JPS61248298A (en) Prom circuit
JPH02236648A (en) Identification circuit for memory card
JPS59161960A (en) Copying and comparing test system for data stored in data memory medium for maintenance of electronic exchange
JPS6162925A (en) Recognizing method of extended random access memory
JPH01270190A (en) Memory card
JPS61228743A (en) Data transfer system
JPH0764866A (en) Storage capacity identifying method for memory card
JPH07152497A (en) Disk control device
JPS601659B2 (en) Memory protection method
JPS55135925A (en) Information transfer device
JPS59134842U (en) One-chip microcontroller memory expansion device for in-vehicle electronic equipment