JPS63238668A - Mean decision apparatus - Google Patents

Mean decision apparatus

Info

Publication number
JPS63238668A
JPS63238668A JP20737387A JP20737387A JPS63238668A JP S63238668 A JPS63238668 A JP S63238668A JP 20737387 A JP20737387 A JP 20737387A JP 20737387 A JP20737387 A JP 20737387A JP S63238668 A JPS63238668 A JP S63238668A
Authority
JP
Japan
Prior art keywords
reduction stage
value
storage
measuring device
cumulative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20737387A
Other languages
Japanese (ja)
Other versions
JPH077390B2 (en
Inventor
ゲオルク、アンゲレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BORUKU INSTR GmbH
Original Assignee
BORUKU INSTR GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BORUKU INSTR GmbH filed Critical BORUKU INSTR GmbH
Publication of JPS63238668A publication Critical patent/JPS63238668A/en
Publication of JPH077390B2 publication Critical patent/JPH077390B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P11/00Measuring average value of speed
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D1/00Measuring arrangements giving results other than momentary value of variable, of general application
    • G01D1/16Measuring arrangements giving results other than momentary value of variable, of general application giving a value which is a function of two or more values, e.g. product or ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01FMEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F9/00Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine
    • G01F9/001Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine with electric, electro-mechanic or electronic means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01FMEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F9/00Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine
    • G01F9/008Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine where the other variable is the flight or running time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Complex Calculations (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、平均値決定装置、より詳細には、それぞれ積
分測定器によって把握され、割算器において互いに比に
置換えられた独立変数測定値によって、従属変数測定値
の平均値を決定する平均値決定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an average value determination device, more specifically, to the measurement of independent variables measured by means of an integral measuring device and replaced by ratios of each other in a divider. relates to an average value determining device for determining the average value of measured values of a dependent variable.

(従来の技術と発明が解決しようとする問題点)このよ
うな装置は、例えば製造設備の生産高に依存した運転手
段の消費、または直径の長さと経過時間との商としての
平均速度のような、従属変数と独立変数との商としての
平均値が重要である場合、測定技術においてますます必
要になっている。このような場合、2つの測定値から第
3の関連する値を商の形成によって見出す必要がある場
合、独立変数の小さな値の場合に充分な精度、したがっ
て使用可能な平均値結果を早く得ることができるように
するため、可及的に高い測定感度を得る必要がある。他
方において、アナログ処理回路が、大きな独立変数を越
えて、非直線特性曲線範囲から飽和状態に制御されうる
ような大きな測定値に蓄積し、一方、例えばディジタル
演算があまりにも多くの時間を要するため、ディジタル
情報処理が、簡単な技術的な回路手段によっては充分に
取扱うことができない程度に大きな数値になる。これは
、例えば、機械(例えば自動車)の総寿命以上に平均的
な運転手段使用量が観察され、または記録される必要が
ある場合である。
(The prior art and the problem to be solved by the invention) Such a device is designed to reduce the consumption of operating means depending on the output of the production facility, for example, or the average speed as the quotient of the length of the diameter and the elapsed time. This is becoming increasingly necessary in measurement techniques when the mean value as the quotient of the dependent variable and the independent variable is important. In such cases, when it is necessary to find a third relevant value from two measured values by quotient formation, it is desirable to obtain sufficient precision and therefore usable average results quickly in the case of small values of the independent variable. In order to be able to do this, it is necessary to obtain as high a measurement sensitivity as possible. On the other hand, analog processing circuits accumulate over large independent variables to such large measured values that they can be controlled from the non-linear characteristic curve range to saturation, and on the other hand, because the digital calculations take too much time, for example , digital information processing reaches values so large that they cannot be adequately handled by simple technical circuit means. This is the case, for example, if the average driving means usage needs to be observed or recorded over the total life of a machine (eg a car).

このような現状を認識し、本発明の基本的な目的は、独
立変数の極めて短い時間間隔の後、精度の高い平均値結
果を供給し、これに必要な高い精度にもかかわらず、独
立変数の大きな時間間隔の後でも、飽和現象または数値
的な丸め誤差による情報損失をもたらすことがなく、し
たがって、変数の変更時に独立変数の著しく広い間隔に
わたって、平均値における商への小さな影響をも識別し
得るようにさせる、冒頭に記載の形式の平均値決定装置
を提供することである。
Recognizing this state of affairs, the basic objective of the present invention is to provide highly accurate average value results after very short time intervals for the independent variables, and, despite the high precision required for this, to does not result in information loss due to saturation phenomena or numerical rounding errors, even after large time intervals of The object of the present invention is to provide an average value determination device of the type mentioned at the outset, which allows to obtain the average value.

(問題点を解決するための手段、作用および効果) この目的は、本発明によれば、冒頭に述べた形式の平均
値決定装置において、それぞれの測定器の後に、nj定
器を初期状態にリセットすることによって測定値を周期
的に受入れる累積記憶装置が接続され、それぞれの累積
記憶装置に低減段が設けられ、この低減段は、1つの記
憶装置がオーバフローした場合、オーバフローに導いた
今までのn1定結果の代りに、対応する累積記憶装置へ
の低減された測定器の回答によって、累積された測定結
果を1ファクタだけ減少し、その場合、それぞれの記憶
装置のオーバフローによって低減段における低減率が高
められることによって達成される。
(Means, operations and effects for solving the problem) According to the present invention, the object is to set the nj constant to the initial state after each measuring device in the average value determining device of the type mentioned at the beginning. A cumulative storage device is connected which periodically accepts measured values by resetting, and each cumulative storage device is provided with a reduction stage which, if one storage device overflows, will cause the overflow to occur. Instead of the n1 constant result of , the accumulated measurement result is reduced by one factor by the response of the reduced instrument to the corresponding accumulation store, in which case the reduction in the reduction stage by the overflow of the respective storage This is achieved by increasing the rate.

したがって、この対策は、ある程度、独立変数のインク
リメントの増加によって準連続的に減少された面形成の
感度を表わすことになる。このようにすることによって
、一つの変数が回路技術的に定められた限界値を超えて
増加した場合、商の形成のための蓄積された被除数およ
び蓄積された除数が、その後もΔH定値を得るための除
数として使用される共通の率だけ減少された場合、商と
して存在する平均値が、その精度において損なわれるこ
とがない。実際の測定値をこの率によって割れることは
、単に1lFJ定値の商の整数部分を考慮するだけでよ
く、割算によって余った端数は係数ΔIll定器に戻さ
れ、測定値を得るのに無駄にならないようにすることに
よって、丸め誤差を回避することができるため、ディジ
タル回路の実現に障害となることはない。
Therefore, this measure will represent, to some extent, the sensitivity of surface formation reduced quasi-continuously with increasing increments of the independent variable. By doing this, if one variable increases beyond the circuit-technically defined limit value, the accumulated dividend and accumulated divisor for the formation of the quotient will still obtain a constant value of ΔH. The average value present as a quotient does not suffer in its accuracy if it is reduced by a common factor used as a divisor for. Dividing the actual measured value by this ratio simply requires considering the integer part of the quotient of the 1lFJ constant, and the fraction left over by the division is returned to the factor ΔIll constant and is wasted in obtaining the measured value. By preventing rounding errors from occurring, rounding errors can be avoided and do not pose an obstacle to the realization of digital circuits.

ディジタル回路構成の場合、実際の測定値の割算は、デ
ィジタル割算器によって合目的に行われ°、この割算器
にカウンタから除数が供給されるため、丸め誤差が実際
の測定値に影響を及ぼすことはない。これに対して、二
進コード化されて蓄積された変数は、実際の蓄積された
Δ−J定値を減少させる除数が自由に選択可能であるた
め、シフトレジスタの内容をシフトすることによって簡
単に合目的に分割される。
In the case of digital circuit configurations, the division of the actual measured value is purposefully carried out by a digital divider, which is supplied with the divisor from the counter, so that rounding errors do not affect the actual measured value. It will not affect you. In contrast, variables stored in binary code can be easily modified by shifting the contents of the shift register, since the divisor that reduces the actual stored Δ-J constant is freely selectable. Divided for purpose.

正確な平均値の決定が、より古い測定データに対するよ
り新しい測定データの影響より、重要度が少ない場合に
は、単に、実際の測定値に対する除数が、蓄積された変
数に対する除数より少し大きくされるだけでよい。実際
の測定値に対する除数が全く伴なわれない場合、蓄積さ
れた変数の割算が、二進コード化された情報のレジスタ
位置のシフトによって行われたときには、レジスタオー
バフローを生じることができないため、本発明による装
置は、独立変数の無制限の時間によって実際的に使用す
ることが可能である。
If determining the exact mean value is less important than the effect of newer measurements on older measurements, the divisor for the actual measurements is simply made slightly larger than the divisor for the accumulated variables. Just that is enough. Since no register overflow can occur when the division of the accumulated variable is performed by shifting the register position of the binary encoded information, if no divisor to the actual measurement value is involved, The device according to the invention can be used practically with unlimited time of independent variables.

(実施例) 以下、図に示す実施例により本発明をさらに詳細に説明
する。
(Example) Hereinafter, the present invention will be explained in more detail with reference to Examples shown in the drawings.

第1図のブロック結線図は、それぞれ、センサ13.1
. 13. 2によって検出された前述の変数の概念に
よる従属および独立の測定値12.1.。
The block diagram in FIG.
.. 13. Dependency and independence measurements according to the aforementioned concept of variables detected by 12.1. .

12.2に対する信号処理チャネルを示している。12.2.

センサ13の各出力側に接続された積分測定器14.1
,14.2は、それぞれ入力抵抗17の後に、容量性負
帰還回路16を備えた演算増幅器15として示されてい
る。ブロック結線図を見易くするため、入力側または出
力側に減結合される情報受入れまたは情報伝達の走査保
持回路は、図示されていない。
Integral measuring device 14.1 connected to each output side of sensor 13
, 14.2 are each shown as an operational amplifier 15 with a capacitive negative feedback circuit 16 after the input resistor 17. In order to make the block diagram easier to read, the information receiving or transmitting scan and hold circuits that are decoupled on the input or output side are not shown.

制御回路18によって初期化されると、若干の測定期間
の後、実際の測定値19.1または19.2が、n1定
器14.1または14.2の出力端子において確められ
、原則的に測定器と同一の構造を有することが可能な累
積記憶装置21.1または21.2に、スイッチ206
1または20,2を通して伝達される。測定器14が再
びその測定初期状態に戻されることによって、8−1定
値19は消去されるが、これは図において演算増幅器1
5の容量性負帰還回路16に対する放電スイッチ22に
よって記号で示されている。実際のapj定値19を伝
達した後、動作初期状態における測定器14の帰還が極
めて頻繁に生じる場合、演算増幅器15が飽和状態にま
で制御されず、したがって測定器14が測定値12によ
って過制御されないように保証される。測定値12が著
しく変動するか未知の状態にある場合、第1図に破線で
示すように、一方のチャネル11において測定値19が
過制御限界に達するおそれがある場合、測定値受入れの
ための制御回路18および機能初期状態における測定器
14の帰還回路をOR回路24を介して能動化する限界
値報知器23,1または23.2を、測定器14.1お
よび14.2のそれぞれの出力端子に接続する構成とす
るのがよい。
Once initialized by the control circuit 18, after a certain measuring period the actual measured value 19.1 or 19.2 is ascertained at the output terminal of the n1 regulator 14.1 or 14.2 and in principle In the cumulative storage device 21.1 or 21.2, which can have the same structure as the measuring instrument, the switch 206
1 or 20,2. By returning the measuring device 14 to its initial measurement state, the 8-1 constant value 19 is erased, but this is due to the operational amplifier 1 in the figure.
5 by the discharge switch 22 for the capacitive negative feedback circuit 16. If, after transmitting the actual apj constant value 19, feedback of the measuring device 14 in the initial state of operation occurs very frequently, the operational amplifier 15 will not be controlled to saturation and therefore the measuring device 14 will not be overcontrolled by the measured value 12. guaranteed. If the measured value 12 fluctuates significantly or is in an unknown condition, the measured value 19 in one channel 11 may reach the overcontrol limit, as indicated by the dashed line in FIG. The limit value annunciator 23,1 or 23.2, which activates the control circuit 18 and the feedback circuit of the measuring device 14 in its initial functional state via the OR circuit 24, is connected to the respective outputs of the measuring devices 14.1 and 14.2. It is preferable to configure it so that it is connected to a terminal.

累積記憶装置21.1および21.2の出力側に割算器
25が接続されている。この割算器25は、独立変数の
累積ΔIIJ定結果27.2に関する従属変数に対する
累積測定結果27.1の実際の平均値26を商の形態で
送出する。この出力は、割算器25に人力された実際の
測定結果27が、最も近い測定値の受入れ後のそれぞれ
の精算値を表わし、したがって測定器14に新しく供給
された負荷的な測定値19がまだ考慮されていない限り
においては、準連続的である。この不連続度は、制御回
路18によって調整することができ、したがって、累積
記憶装置21における実際の測定値19の受入れの繰返
し率によって調整することができる。
A divider 25 is connected to the output of the accumulation storage devices 21.1 and 21.2. This divider 25 delivers the actual mean value 26 of the cumulative measurement result 27.1 for the dependent variable with respect to the cumulative ΔIIJ constant result 27.2 of the independent variable in the form of a quotient. This output indicates that the actual measurement result 27 entered into the divider 25 represents the respective settlement value after acceptance of the nearest measurement value, and therefore the loading measurement value 19 newly supplied to the measuring device 14. It is quasi-continuous insofar as it has not already been considered. This degree of discontinuity can be adjusted by the control circuit 18 and thus by the repetition rate of acceptance of the actual measured values 19 in the cumulative storage 21 .

また、蓄積記憶装置21の容量は無制限ではない。した
がって、限界値報知器28.1または28.2が作動し
た場合、測定器14と同様に記憶装置21も初期状態に
戻され、その後、それぞれの実際の蓄積された測定結果
27,1または27、2が、スイッチ29.1または2
9.2を通して対応する低減段30.または30,2に
伝達される。この低減段において、それぞれの測定結果
27が、実際値の分数に減少され、それぞれの記憶装置
21が、以後、割算器25によって処理すルミl定結果
27.1/27.2として、コノ減少された測定値にセ
ットされる。この低減動作は、低減段30に対する第1
図の原理ブロック結線図において、抵抗(比例)回路3
2を備えた演算増幅器151とよって図示されている。
Further, the capacity of the accumulation storage device 21 is not unlimited. Therefore, if the limit value annunciator 28.1 or 28.2 is activated, the storage device 21 as well as the measuring device 14 are returned to the initial state and then the respective actual accumulated measurement result 27, 1 or 27 , 2 is the switch 29.1 or 2
9.2 through the corresponding reduction stage 30. Or transmitted to 30,2. In this reduction stage, the respective measurement result 27 is reduced to a fraction of the actual value and stored in the respective storage 21 as a luminescent result 27.1/27.2, which is subsequently processed by the divider 25. Set to reduced measurement value. This reduction operation is the first
In the principle block diagram shown in the figure, resistance (proportional) circuit 3
Illustrated by an operational amplifier 151 with 2.

この演算増幅器15は、一方のDJ定結果限界値報知器
28が、OR入力端子33を介して測定結果低減制御回
路34を駆動した場合、常にさらに一段階低減される。
This operational amplifier 15 is always further reduced by one step when one DJ fixed result limit value annunciator 28 drives the measurement result reduction control circuit 34 via the OR input terminal 33.

この累積された測定結果27の減少にもかかわらず、記
憶装置21の入力値に関する関係、したがって測定値1
9に対する関係を再び合わせるため、それぞれの測定器
14.1,14.2の出力側に、対応する低減段35.
1および35.2が接続されている。双方のチャネル1
1.1および11.2のそれぞれにおいて同じ測定値低
減が行われるため、割算器25から得られる平均値26
への影響はない。
Despite this reduction in the accumulated measurement result 27, the relationship regarding the input values of the storage device 21 and therefore the measurement value 1
9, a corresponding reduction stage 35.9 is placed at the output of each measuring device 14.1, 14.2.
1 and 35.2 are connected. Both channel 1
Since the same measurement reduction is performed in each of 1.1 and 11.2, the average value 26 obtained from the divider 25
There is no impact on

第1図において破線の分圧段36.1゜36.2によっ
て示されているように、それぞれの4Pj定値19の一
部分だけを、低減段35を介して対応する累積記憶装置
21に伝達することが原理的に可能である。このそれぞ
れの余った余剰測定値37,1および3762は、所属
する測定器14.1および14.2に戻され、測定値伝
達の次のサイクルにおいて考慮され、したがって平均値
26の決定に無駄にならない。これは、例えば、all
定器14を零値から作動させる必要がなく、したがって
測定特性曲線の非直線範囲を回避することができるとい
う長所を有している。
Only a portion of each 4Pj constant value 19 is transmitted via the reduction stage 35 to the corresponding accumulation storage 21, as indicated in FIG. is possible in principle. This respective remaining surplus measurement value 37,1 and 3762 is returned to the associated measuring device 14.1 and 14.2 and is taken into account in the next cycle of measurement value transmission and is therefore not wasted in the determination of the average value 26. No. This means, for example, all
This has the advantage that it is not necessary to operate the meter 14 from a zero value, and therefore non-linear ranges of the measurement characteristic curve can be avoided.

第2図から分るように、本発明による装置の回路技術的
な実現は、ディジタル回路技術によって行うことによっ
て簡素化される。第1図および第2図に示す回路は、平
均値の決定に関して互いに等しいため、可能な限り同一
の参照符号が選択されており、したがって、その詳細な
説明は第2図については省略する。
As can be seen in FIG. 2, the circuit technology implementation of the device according to the invention is simplified by being implemented in digital circuit technology. Since the circuits shown in FIGS. 1 and 2 are identical to each other with respect to the determination of the average value, the same reference numerals have been chosen wherever possible, and a detailed description thereof will therefore be omitted with respect to FIG.

センサ13は、測定値12としてパルスを供給し、この
パルスが、マルチディジット二進カウンタとして構成さ
れた測定器14において加算(計算)される。
The sensor 13 supplies pulses as measured values 12, which are added (calculated) in a measuring device 14 configured as a multi-digit binary counter.

低減段30は、シフトレジスタ、したがって二進数の記
憶装置でありうる。この低減段30は記憶内容を最高値
または最低値の位置に(通常の回路表示では“左方向に
“または“右方向1ご)シフトすることによって、2を
掛ける掛算または2で割る割算を簡単に行うことができ
る。
The reduction stage 30 may be a shift register and therefore a binary storage device. This reduction stage 30 performs multiplication by 2 or division by 2 by shifting the stored contents to the highest or lowest value position ("to the left" or "by 1 to the right in normal circuit representation)". It can be done easily.

二進コード化された初期状態が限定されているため、動
作開始時に制御回路18が測定器14をリセット入力端
子38を介して計算初期位置“0”にセットし、低減段
35に対する除数送信器45のシフトレジスタを“1”
値にセットする。一方、制御回路18は、低減段30の
シフトレジスタを、茎のセット入力端子3つを介して、
被除数低減段30.1の場合に初期値“0″に調整し、
除数低減段30.2の場合に初期値“1”に調整し、し
たがって割算器25の出力端子に初期平均値26′O′
を生じる。
Since the binary coded initial state is limited, at the start of operation the control circuit 18 sets the measuring device 14 to the calculation initial position "0" via the reset input terminal 38 and transmits the divisor to the reduction stage 35. 45 shift register to “1”
Set to value. On the other hand, the control circuit 18 controls the shift register of the reduction stage 30 via the three set input terminals of the stem.
In the case of dividend reduction stage 30.1, adjust to the initial value “0”,
In the case of the divisor reduction stage 30.2, it is adjusted to the initial value "1", so that the output terminal of the divider 25 receives the initial average value 26'O'
occurs.

測定値19を累積記憶装置21に伝送する場合、低減段
35において、シフトレジスタ送信器45のデータ出力
端子から供給された除数としての実際の数によるディジ
タルの割算が行われる。モジュロ段41(これは機能に
関しては第1図の分割段36と同じ)が、完全な割算結
果ではなく商の整数部分だけを累積記憶装置21(図面
ではディジタル加算器として表わされている)に供給す
る。
When transmitting the measured value 19 to the accumulation storage 21 , a digital division by the actual number as a divisor supplied from the data output of the shift register transmitter 45 takes place in the reduction stage 35 . A modulo stage 41 (which is identical in function to the divider stage 36 of FIG. 1) stores only the integer part of the quotient, rather than the complete division result, in an accumulator 21 (represented in the drawing as a digital adder). ).

一方、剰余測定値37としての余った割算剰余部は係数
flll定器14のデータ入力端子に今度は数初期状態
として戻される(したがって、割算剰余部が次の測定値
伝送の際に再び考慮されるため、常に記憶装置21の精
算に、ディジタル割算からの丸め誤差が入らない)。
On the other hand, the remaining division remainder part as the remainder measurement value 37 is now returned to the data input terminal of the coefficient fllll determiner 14 as a numerical initial state (therefore, the division remainder part is returned to the data input terminal of the coefficient fllll determiner 14 as a number initial state (therefore, the division remainder part is returned to the data input terminal of the coefficient fllll determiner 14) rounding errors from digital division are always excluded from the calculation in storage 21).

ディジタル累積記憶装置21(加算器)において、繰り
あげ出力端子42にオーバフロー情報が生じた場合、再
処理用に供給された測定値19が低減情報43を送出す
るように、制御回路34がOR入力端子33を介して駆
動される。低減段30のシフトレジスタを実現する場合
、そのシフト入力端子44を駆動することを意味し、し
たかって、シフトレジスタ内容が1桁ずつ右側ヘシフト
される(最低値の位置の消失)。これはレジスタ内容を
1/2倍したことに相当する。同時に低減段35に対す
る除数送信器45のレジスタ内容が、低い値の場所が隣
接する高い値の場所の位置に達するように、1桁ずつ左
側ヘシフトされる。これは他のシフトレジスタの場合と
同じ定数による増加、したがって低減段35に対する除
数の倍増に相当する。累積記憶装置21におけるオーバ
フローを取り除くため、オーバフローが生じた場合には
、常に低減された値31による累積記憶装置の内容の超
過が行われ、その後、測定値19がわずか低減されて考
慮される。
In the digital cumulative storage device 21 (adder), if overflow information occurs at the carry-up output terminal 42, the control circuit 34 outputs the OR input so that the measured value 19 supplied for reprocessing sends out the reduction information 43. It is driven via terminal 33. When implementing the shift register of the reduction stage 30, this means driving its shift input terminal 44, so that the contents of the shift register are shifted one place to the right (elimination of the lowest value position). This corresponds to multiplying the contents of the register by 1/2. At the same time, the register contents of the divisor transmitter 45 for the reduction stage 35 are shifted one place to the left so that the low value location reaches the location of the adjacent high value location. This corresponds to an increase by the same constant as for the other shift registers, and thus to a doubling of the divisor for the reduction stage 35. In order to eliminate overflows in the cumulative store 21, in the event of an overflow, the content of the cumulative store is always exceeded by a reduced value 31, and then the measured value 19 is taken into account with a slight reduction.

除数送信器45の容量がシフトレジスタのオーバフロー
によって使いつくされた場合、正規の動作限界値に達す
る。しかしながら、この限界値を超えた場合でも、1つ
の累積記憶装置21からの繰り上げ指令の場合に低減段
30のシフトレジスタがさらに進められるけれども、(
除数送信器45の繰り上げ出力端子46、および論理素
子45によって、制御されて)最大のシフトレジスタ内
容が引続き維持されることによって、平均値決定の近似
方法で動作を続行することができる。
If the capacity of the divisor transmitter 45 is used up due to shift register overflow, a normal operating limit is reached. However, even if this limit value is exceeded, the shift register of the reduction stage 30 is advanced further in the case of a carry-up command from one accumulation storage 21;
By continuing to maintain the maximum shift register contents (controlled by the carry output terminal 46 of the divisor transmitter 45 and the logic element 45), operation can continue in an approximate manner of determining the mean value.

したがって、測定値19の対応する低減が行われないの
ではなく、記憶装置21の累積結果の減少にもかかわら
ずにその後縮小せずに加えられるため、平均値26の最
終的な商は、その後は単なる近似結果であり、この結果
において、測定値発生点19のより新しいデータがより
古いデータより強くなり、ウエートの増加が行われる。
Therefore, the final quotient of the average value 26 is then is simply an approximation result, in which the newer data of the measurement value generation point 19 is stronger than the older data, and an increase in weight is performed.

これは、もちろん、第1図のアナログ回路技術で実現し
た場合でも同じである。
This is, of course, the same even when realized using the analog circuit technology shown in FIG.

分かり易くするため、第2図においては、低減段および
出力割算器として単に3個の独立のディジタル割算器(
35,1,35,2,25)Lか示されていない。分離
した時点にだけ測定値19が伝送されるため、多重動作
時に、双方の係数ΔPJ定器14.1.14.2および
平均値26を不連続に送出する新しく装備された累積記
憶装置21.1,21.2の出力側に接続される単に数
個のディジタル割算器を、回路18または34によって
制御されるように設けることができる。さらに、第2図
に示すディジタル回路構成は、同様に、本発明の枠内に
おいてディジタル回路技術の個々の構成要素を別個に接
続することによるか、または記憶装置のプログラムによ
って制御されたBPI定値処理の枠内において、または
マイクロプロセッサによって、実現することができる。
For clarity, FIG. 2 simply uses three independent digital dividers (
35, 1, 35, 2, 25) L or not shown. Since the measured values 19 are transmitted only at separate points in time, the newly equipped accumulator 21 . Only a few digital dividers connected to the outputs of 1, 21.2 can be provided and controlled by the circuit 18 or 34. Furthermore, the digital circuit configuration shown in FIG. 2 can also be implemented within the scope of the invention by separately connecting the individual components of digital circuit technology or by controlling the BPI constant value processing by a program in a storage device. or by means of a microprocessor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はアナログ信号処理回路技術による本発明の装置
の一実施例を示すブロック結線図、第2図はディジタル
信号処理回路技術による本発明の装置の別の実施例を示
すブロック結線図である。 12.1・・・従属変数測定値、12.2・・・独立変
数測定値、14.1,14.2・・・積分測定器、19
、 1. 19. 2・・・測定値、21. 1゜21
.2・・・累積記憶装置、25・・・被除数、27.1
.27.2・・・累積測定結果、30. 1゜30.2
・・・低減段、31. 1. 31.2・・・低減測定
器、35. 1. 35. 2・・・低減段、37. 
1゜37.2・・・割算剰余測定値、40・・・除数、
41、 1.41.2・・・モジュロ段、42・・・繰
り上げ出力端子。 手続補正帯動式) 昭和63年4月)−7日 1、事件の表示 昭和62年 特許願第207373号 2、発明の名称 平均値決定装置 3、補正をする者 事件との関係  特許出願人 ボルフ、インストルメンツ、ゲゼルシャフト、ミツト、
ベシュレツクテル、ハフラング4、代 理 人 (郵便
番号100) 昭和63年3月2日
FIG. 1 is a block wiring diagram showing one embodiment of the device of the invention using analog signal processing circuit technology, and FIG. 2 is a block wiring diagram showing another embodiment of the device of the invention using digital signal processing circuit technology. . 12.1... Dependent variable measurement value, 12.2... Independent variable measurement value, 14.1, 14.2... Integral measuring instrument, 19
, 1. 19. 2... Measured value, 21. 1°21
.. 2... Cumulative storage device, 25... Dividend, 27.1
.. 27.2... Cumulative measurement results, 30. 1°30.2
...reduction stage, 31. 1. 31.2... Reduction measuring device, 35. 1. 35. 2... Reduction stage, 37.
1゜37.2...Division remainder measurement value, 40...Divisor,
41, 1.41.2... Modulo stage, 42... Carry output terminal. (Procedural amendment banding type) April 1983) - 7th 1, Display of the case 1988 Patent application No. 207373 2, Title of the invention Average value determination device 3, Person making the amendment Relationship with the case Patent applicant Volf, Instruments, Gesellschaft, Mituto,
Beschretzktel, Hafrang 4, Agent (Postal Code 100) March 2, 1986

Claims (1)

【特許請求の範囲】 1、それぞれ積分型測定器(14.1または14.2)
によって把握され、割算器(25)において互いに比に
置換えられた独立変数測定値(12.2)によって、従
属変数測定値 (12.1)の平均値を決定する平均値決定装置におい
て、それぞれの測定器(14.1、 14.2)の後に、測定器(14.1、14.2)を初
期状態にリセットすることによって測定値(19.1ま
たは19.2)を周期的に受入れる累積記憶装置(21
.1、21.2)が接続され、それぞれの累積記憶装置
(21.1、21.2)に低減段(30.1または30
.2)が設けられ、この低減段は、1つの記憶装置がオ
ーバフローした場合、オーバフローに導いた今までの測
定結果(27.1または27.2)の代りに、対応する
累積記憶装置(21.1または21.2)への低減され
た測定器(31.1または31.2)の回答によって、
累積された測定結果(27.1または27.2)を1フ
ァクタだけ減少し、その場合、それぞれの記憶装置のオ
ーバフローによって低減段(30.1および30.2)
における低減率が高められることを特徴とする平均値決
定装置。 2、それぞれの累積記憶装置(21.1または21.2
)に対する測定値(19.1および19.2)に対して
、それぞれ1つの低減段(35.1または35.2)が
設けられていることを特徴とする、特許請求の範囲第1
項記載の平均値決定装置。 3、測定値(19.1、19.2)に対する低減段(3
5.1、35.2)が、累積測定結果(27.1、27
.2)に対する低減段 (30.1、30.2)と同様な、記憶装置のオーバフ
ロー時に増加される除数によって作動することを特徴と
する、特許請求の範囲第2項記載の平均値決定装置。 4、測定器(14.1および14.2)をそれぞれリセ
ットすることによって測定値 (19.1または19.2)の一部分だけが累積記憶装
置(21.1、21.2)に伝送され、剰余の測定値が
、初期値として対応する測定器(14.1または14.
2)に戻されることを特徴とする、特許請求の範囲第1
項ないし第3項のいずれかに記載の平均値決定装置。 5、測定器(12.1および12.2)としてのセット
可能な増分カウンタと、測定値 (19.1および19.2)用の累積記憶装置(21.
1および21.2)としてのディジタル加算器と、一方
の記憶装置(21.1または21.2)の繰りあげ出力
端子(42)からのシフト制御による累積され二進コー
ド化された測定結果(27.1または27.2)に対す
る、累積記憶装置(21.1または21.2)の後に接
続された低減段(30.1、30.2)としての段階的
にシフト可能なシフトレジスタとを備えていることを特
徴とする、特許請求の範囲第1項ないし第4項のいずれ
かに記載の平均値決定装置。 6、記憶装置(21.1、21.2)の繰りあげ出力端
子(42)から段階的に接続可能な除数送信器(45)
としてのシフトレジスタと、整数の割算結果を後続の累
積記憶装置(21.1または21.2)に伝送し、新し
い係数初期状態としての割算余剰測定値(37.1また
は37.2)を対応する測定器(14.1または14.
2)に伝送するための、それぞれのモジュロ段 (41.1または41.2)とを有する、測定値(19
.1および19.2)に対するそれぞれの低減段(35
.1または35.2)としてのディジタル割算器を備え
ていることを特徴とする、特許請求の範囲第5項および
第2項ないし第4項のいずれかに記載の平均値決定装置
。 7、累積された測定結果(27.1および 27.2)に対する低減段(35.1または35.2)
および割算器(25)としてたゞ1つのディジタル割算
器が設けられ、この割算器が、多重動作において、測定
値(19.1および19.2)およびその共通の除数(
40)、および累積された測定結果(27.1および2
7.2)によって作動されることを特徴とする、特許請
求の範囲第6項記載の平均値決定装置。
[Claims] 1. Integral type measuring device (14.1 or 14.2)
In the mean value determination device, the mean value of the dependent variable measurements (12.1) is determined by the independent variable measurements (12.2), which are ascertained by and replaced with ratios to each other in the divider (25), respectively. after the measuring device (14.1, 14.2), periodically accepting the measured value (19.1 or 19.2) by resetting the measuring device (14.1, 14.2) to the initial state. Cumulative storage device (21
.. 1, 21.2) are connected, and a reduction stage (30.1 or 30
.. 2) is provided, this reduction stage means that if one storage device overflows, the corresponding cumulative storage device (21. 1 or 21.2) by the reduced measuring instrument (31.1 or 31.2)
Reduce the accumulated measurement result (27.1 or 27.2) by one factor, in which case the reduction stage (30.1 and 30.2)
An average value determination device characterized in that a reduction rate in is increased. 2. Respective cumulative storage (21.1 or 21.2
) is provided with one reduction stage (35.1 or 35.2) in each case for the measured values (19.1 and 19.2).
Mean value determining device described in Section 1. 3. Reduction stage (3) for measured values (19.1, 19.2)
5.1, 35.2) are the cumulative measurement results (27.1, 27
.. 3. Mean value determination device according to claim 2, characterized in that it operates with a divisor which is increased upon overflow of the storage device, similar to the reduction stage (30.1, 30.2) for step 2). 4. Only a portion of the measurement value (19.1 or 19.2) is transmitted to the cumulative storage (21.1, 21.2) by resetting the measuring device (14.1 and 14.2) respectively; The measured value of the remainder is set as the initial value by the corresponding measuring device (14.1 or 14.
2), claim 1
The average value determining device according to any one of Items 1 to 3. 5. Settable incremental counters as measuring instruments (12.1 and 12.2) and cumulative storage (21.
1 and 21.2) and the accumulated and binary-coded measurement results ( 27.1 or 27.2) with a stepwise shiftable shift register as a reduction stage (30.1, 30.2) connected after the accumulation storage (21.1 or 21.2). An average value determining device according to any one of claims 1 to 4, characterized in that the device comprises: 6. Divisor transmitter (45) connectable in stages from the carrying output terminal (42) of the storage device (21.1, 21.2)
Shift register as , transmits the integer division result to the subsequent accumulation storage (21.1 or 21.2) and divides the surplus measurement value (37.1 or 37.2) as the new coefficient initial state. with a corresponding measuring device (14.1 or 14.
2) with a respective modulo stage (41.1 or 41.2) for transmission to the measured value (19
.. 1 and 19.2) for each reduction stage (35
.. 1 or 35.2). Mean value determining device according to claim 5 and any one of claims 2 to 4, characterized in that it comprises a digital divider as 1 or 35.2). 7. Reduction stage (35.1 or 35.2) for accumulated measurement results (27.1 and 27.2)
and a single digital divider as divider (25), which in multiple operation divides the measured values (19.1 and 19.2) and their common divisor (
40), and the accumulated measurement results (27.1 and 2
7.2) Mean value determining device according to claim 6, characterized in that it is operated according to 7.2).
JP20737387A 1986-09-26 1987-08-20 Average value determination device Expired - Lifetime JPH077390B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863632672 DE3632672A1 (en) 1986-09-26 1986-09-26 ARRANGEMENT FOR DETERMINING AN AVERAGE VALUE
DE3632672.0 1986-09-26

Publications (2)

Publication Number Publication Date
JPS63238668A true JPS63238668A (en) 1988-10-04
JPH077390B2 JPH077390B2 (en) 1995-01-30

Family

ID=6310374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20737387A Expired - Lifetime JPH077390B2 (en) 1986-09-26 1987-08-20 Average value determination device

Country Status (4)

Country Link
JP (1) JPH077390B2 (en)
DE (1) DE3632672A1 (en)
FR (1) FR2604517B1 (en)
GB (1) GB2195776B (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566092A (en) * 1966-04-26 1971-02-23 Industrial Nucleonics Corp Averaging computer
US3579125A (en) * 1968-11-25 1971-05-18 Junger Instr Ab Apparatus for resetting an analog integrator
CH490259A (en) * 1969-03-05 1970-05-15 Schweiter Ag Maschf Device for the automatic adjustment of a yarn clearer
US3665169A (en) * 1969-10-17 1972-05-23 Fairbanks Morse Inc Electronic measuring unit
US3807630A (en) * 1972-05-31 1974-04-30 Union Carbide Corp Averaging circuit suitable for centrifugal type chemical analyzer
US3906437A (en) * 1973-09-07 1975-09-16 Textron Inc Device for monitoring the operating parameters of a dynamic system
DE2408545A1 (en) * 1974-02-22 1975-09-04 Verbrennungskraftmasch Forsch Measurement of mean value of cyclic variable - involves sampling at same point of several successive cycles and averaging
DE2839949A1 (en) * 1978-09-14 1980-03-27 Zeiss Carl Fa Spectrum sequential scanning system - uses stepwise discrete signal detection to determine signal average and standard deviation
JPS56143014A (en) * 1980-04-10 1981-11-07 Toshiba Corp Inducing device of flying body
DE3412297A1 (en) * 1984-04-03 1985-10-10 Norbert 6072 Dreieich Acker METHOD AND DEVICE FOR DISPLAYING THE NUMBER VALUES OF A VARIABLE SIZE APPEARING IN TIMELY FOLLOWING DISTANCES

Also Published As

Publication number Publication date
GB8722765D0 (en) 1987-11-04
GB2195776A (en) 1988-04-13
JPH077390B2 (en) 1995-01-30
DE3632672A1 (en) 1988-04-07
DE3632672C2 (en) 1989-06-01
FR2604517B1 (en) 1989-12-15
FR2604517A1 (en) 1988-04-01
GB2195776B (en) 1991-06-26

Similar Documents

Publication Publication Date Title
US3970155A (en) Electronic torque wrench
EP0186635A1 (en) A method of measuring impedances, particularly low capacitances, by using one or more references
US3676656A (en) Electronic digital slide rule
US20060106568A1 (en) Multimode electronic calipers having ratiometric mode and simplified user interface
US4144943A (en) Scale, in particular for weighing bulk goods
JPS63238668A (en) Mean decision apparatus
US3683159A (en) Electronic counter and storage apparatus
JPS5833490B2 (en) temperature measuring device
US3478348A (en) Analogue to digital converter
JPS5819201B2 (en) Circuit device that linearizes the output signal of the detection section
US4965817A (en) Device for the measurement of an event
JP2001311641A (en) Display for flowmeter
US4006349A (en) Monitoring apparatus for a pneumatic conveyor system
US4182185A (en) Display device for rotary balancing machines
SU993045A1 (en) Digital temperature calorimeter
SU723502A1 (en) Digital regulator
KR100383736B1 (en) Sensor Interface for Resistance and Capacitance using CMOS Gates
RU2018086C1 (en) Device for measuring displacements of object
CA1174366A (en) Shoppers coupon calculator
US4270175A (en) Apparatus for dividing a segment of variable length into equal parts
Shamshi et al. New digital linearization technique for thermocouples
JPH0514201A (en) A/d converter
NL8020196A (en) DEVICE FOR MEASURING THE FLOWING QUANTITY AND / OR THE FLOW RATE OF A MEDIUM.
SU1161830A1 (en) Temperature measuring device
JPH03200085A (en) Automatic calibrating system for digital measuring instrument