JPH077390B2 - Average value determination device - Google Patents

Average value determination device

Info

Publication number
JPH077390B2
JPH077390B2 JP20737387A JP20737387A JPH077390B2 JP H077390 B2 JPH077390 B2 JP H077390B2 JP 20737387 A JP20737387 A JP 20737387A JP 20737387 A JP20737387 A JP 20737387A JP H077390 B2 JPH077390 B2 JP H077390B2
Authority
JP
Japan
Prior art keywords
storage device
value
measurement
average value
reduction stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20737387A
Other languages
Japanese (ja)
Other versions
JPS63238668A (en
Inventor
ゲオルク、アンゲレ
Original Assignee
ボルク、インストルメンツ、ゲゼルシャフトミット、ベシュレンクテル、ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ボルク、インストルメンツ、ゲゼルシャフトミット、ベシュレンクテル、ハフツング filed Critical ボルク、インストルメンツ、ゲゼルシャフトミット、ベシュレンクテル、ハフツング
Publication of JPS63238668A publication Critical patent/JPS63238668A/en
Publication of JPH077390B2 publication Critical patent/JPH077390B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P11/00Measuring average value of speed
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D1/00Measuring arrangements giving results other than momentary value of variable, of general application
    • G01D1/16Measuring arrangements giving results other than momentary value of variable, of general application giving a value which is a function of two or more values, e.g. product or ratio
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01FMEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F9/00Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine
    • G01F9/001Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine with electric, electro-mechanic or electronic means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01FMEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F9/00Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine
    • G01F9/008Measuring volume flow relative to another variable, e.g. of liquid fuel for an engine where the other variable is the flight or running time

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Complex Calculations (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、平均値決定装置、より詳細には、それぞれ積
分測定器によって把握され、割算器において互いに比に
置換えられた独立変数測定値によって、従属変数測定値
の平均値を決定する平均値決定装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial field of application) The present invention relates to a mean value determination device, and more specifically, to independent variable measurement values which are grasped by an integral measuring device and are replaced by ratios in a divider. By means of an average value determination device for determining the average value of the dependent variable measurements.

(従来の技術と発明が解決しようとする問題点) このような装置は、例えば製造設備の生産高に依存した
運転手段の消費、または直径の長さと経過時間との商と
しての平均速度のような、従属変数と独立変数との商と
しての平均値が重要である場合、測定技術においてます
ます必要になっている。このような場合、2つの測定値
から第3の関連する値を商の形成によって見出す必要が
ある場合、独立変数の小さな値の場合に充分な精度、し
たがって使用可能な平均値結果を早く得ることができる
ようにするため、可及的に高い測定感度を得る必要があ
る。他方において、アナログ処理回路が、大きな独立変
数を越えて、非直線特性曲線範囲から飽和状態に制御さ
れうるような大きな測定値に蓄積し、一方、例えばディ
ジタル演算があまりにも多くの時間を要するため、ディ
ジタル情報処理が、簡単な技術的な回路手段によっては
充分に取扱うことができない程度に大きな数値になる。
これは、例えば、機械(例えば自動車)の総寿命以上に
平均的な運転手段使用量が観察され、または記録される
必要がある場合である。
(Problems to be solved by the prior art and the invention) Such a device has a problem that, for example, the consumption of operating means depending on the production output of the manufacturing equipment, or the average speed as a quotient of the length of diameter and the elapsed time. Moreover, when the mean value of the quotient of the dependent variable and the independent variable is important, there is an increasing need in measurement technology. In such cases, when it is necessary to find a third relevant value from the two measurements by forming the quotient, sufficient accuracy for small values of the independent variable, and thus the available mean value result, is obtained quickly. Therefore, it is necessary to obtain a measurement sensitivity as high as possible. On the other hand, analog processing circuits accumulate over large independent variables into large measurements that can be controlled from the non-linear characteristic curve range to saturation, while digital processing takes too much time, for example. The digital information processing becomes a large value that cannot be sufficiently handled by simple technical circuit means.
This is the case, for example, when the average driving vehicle usage needs to be observed or recorded over the total life of the machine (eg automobile).

このような現状を認識し、本発明の基本的な目的は、独
立変数の極めて短い時間間隔の後、精度の高い平均値結
果を供給し、これに必要な高い精度にもかかわらず、独
立変数の大きな時間間隔の後でも、飽和現象または数値
的な丸め誤差による情報損失をもたらすことがなく、し
たがって、変数の変更時に独立変数の著しく広い間隔に
わたって、平均値における商への小さな影響をも識別し
得るようにさせる、冒頭に記載の形式の平均値決定装置
を提供することである。
Recognizing such a situation, the basic object of the present invention is to provide a highly accurate mean value result after a very short time interval of the independent variable, and despite the high accuracy required for this, the independent variable Even after a large time interval of, there is no loss of information due to saturation or numerical round-off errors, so we also identify a small effect on the quotient in the mean over a significantly wide interval of the independent variable when the variable changes. The purpose is to provide an average value determination device of the type described at the outset.

(問題点を解決するための手段、作用および効果) この目的は、本発明によれば、冒頭に述べた形式の平均
値決定装置において、それぞれの測定器の後に、測定器
を初期状態にリセットすることによって測定値を周期的
に受入れる累積記憶装置が接続され、それぞれの累積記
憶装置に低減段が設けられ、この低減段は、1つの記憶
装置がオーバフローした場合、オーバフローに導いた今
までの測定結果の代りに、対応する累積記憶装置に低減
された測定結果を戻すことによって、累積された測定結
果を1ファクタだけ減少し、その場合、それぞれの記憶
装置のオーバフローによって低減段における低減率が高
められることによって達成される。
(Means, Actions and Effects for Solving the Problems) According to the present invention, the object is to reset the measuring instrument to the initial state after each measuring instrument in an average value determining device of the type mentioned at the beginning. By doing so, a cumulative storage device that receives the measured value periodically is connected, and a reduction stage is provided in each cumulative storage device. This reduction stage, when one storage device overflows, leads to overflow. By returning the reduced measurement result to the corresponding cumulative storage device instead of the measurement result, the accumulated measurement result is reduced by one factor, in which case the overflow of the respective storage device causes a reduction rate in the reduction stage. Achieved by being enhanced.

したがって、この対策は、ある程度、独立変数のインク
リメントの増加によって準連続的に減少された商形式の
感度を表わすことになる。このようにすることによっ
て、一つの変数が回路技術的に定められた限界値を超え
て増加した場合、商の形成のための蓄積された被除数お
よび蓄積された除数が、その後も測定値を得るための除
数として使用される共通の率だけ減少された場合、商と
して存在する平均値が、その精度にいて損なわれること
がない。実際の測定値をこの率によって割れることは、
単に測定値の商の整数部分を考慮するだけでよく、割算
によって余った端数は係数測定器に戻され、測定値を得
るのに無駄にならないようにすることによって、丸め誤
差を回避することができるため、ディジタル回路の実現
に障害となることはない。
Therefore, this measure, to some extent, represents a quasi-continuously reduced quotient form of sensitivity with increasing increments of the independent variable. By doing so, if one variable increases beyond the circuit-technically defined limit value, the accumulated dividend and accumulated divisor for the formation of the quotient will continue to obtain the measured value. The average value present as a quotient is not compromised in its accuracy if it is reduced by a common rate used as a divisor for Breaking actual measurements by this rate is
It is only necessary to consider the integer part of the quotient of the measured value and avoid the rounding error by avoiding that the fractional remainder of the division is returned to the coefficient measurer and wasted in obtaining the measured value. Therefore, it does not hinder the realization of the digital circuit.

ディジタル回路構成の場合、実際の測定値の割算は、デ
ィジタル割算器によって合目的に行われ、この割算器に
カウンタから除数が供給されるため、丸め誤差が実際の
測定値に影響を及ぼすことはない。これに対して、二進
コード化されて蓄積された変数は、実際の蓄積された測
定値を減少させる除数が自由に選択可能であるため、シ
フトレジスタの内容をシフトすることによって簡単に合
目的に分割される。
In the case of a digital circuit configuration, the division of the actual measured value is purposefully performed by a digital divider, and the divisor is supplied from the counter to this divider, so that the rounding error affects the actual measured value. There is no such thing. On the other hand, binary coded stored variables can be easily purposed by shifting the contents of the shift register, as the divisors that reduce the actual stored measurement are freely selectable. Is divided into

正確な平均値の決定が、より古い測定データに対するよ
り新しい測定データの影響より、重要度が少ない場合に
は、単に、実際の測定値に対する除数が、蓄積された変
数に対する除数より少し大きくされるだけでよい。実際
の測定値に対する除数が全く伴なわれない場合、蓄積さ
れた変数の割算が、二進コード化された情報のレジスタ
位置のシフトによって行われたときには、レジスタオー
バフローを生じることができないため、本発明による装
置は、独立変数の無制限の時間によって実際的に使用す
ることが可能である。
If the determination of the exact mean value is less important than the influence of the newer measurement data on the older measurement data, then the divisor for the actual measurement is simply made slightly larger than the divisor for the accumulated variable. Just enough. If no divisor is involved with the actual measured value, a register overflow cannot occur when the division of the accumulated variable is done by shifting the register position of the binary coded information. The device according to the invention can be practically used with an unlimited time of independent variables.

(実施例) 以下、図に示す実施例により本発明をさらに詳細に説明
する。
(Examples) Hereinafter, the present invention will be described in more detail with reference to the examples shown in the drawings.

第1図のブロック結線図は、それぞれ、センサ13.1,13.
2によって検出された前述の変数の概念による従属およ
び独立の測定値12.1,12.2に対する信号処理チャネルを
示している。センサ13の各出力側に接続された積分測定
器14.1,14.2は、それぞれ入力抵抗17の後に、容量性負
帰還回路16を備えた演算増幅器15として示されている。
ブロック結線図を見易くするため、入力側または出力側
に減結合される情報受入れまたは情報伝達の走査保持回
路は、図示されていない。
The block connection diagram in Fig. 1 shows sensors 13.1 and 13.
2 shows the signal processing channel for dependent and independent measurements 12.1, 12.2 according to the concept of the above variables detected by 2. Integral measuring devices 14.1, 14.2 connected to each output of the sensor 13 are shown as an operational amplifier 15 with a capacitive negative feedback circuit 16 after the input resistance 17, respectively.
For the sake of clarity of the block diagram, the information-holding or information-carrying scan-holding circuit, which is decoupled on the input side or the output side, is not shown.

制御回路18によって初期化されると、若干の測定期間の
後、実際の測定値19.1または19.2が、測定器14.1または
14.2の出力端子において確められ、原則的に測定器と同
一の構造を有することが可能な累積記憶装置21.1または
21.2に、スイッチ20.1または20.2を通して伝達される。
測定器14が再びその測定初期状態に戻されることによっ
て、測定値19は消去されるが、これは図において演算増
幅器15の容量性負帰還回路16に対する放電スイッチ22に
よって記号で示されている。実際の測定値19を伝達した
後、動作初期状態における測定器14の帰還が極めて頻繁
に生じる場合、演算増幅器15が飽和状態にまで制御され
ず、したがって測定器14が測定値12によって過制御され
ないように保証される。測定値12が著しく変動するか未
知の状態にある場合、第1図に破線で示すように、一方
のチャネル11において測定値19が過制御限界に達するお
それがある場合、測定値受入れのための制御回路18およ
び機能初期状態における測定器14の帰還回路をOR回路24
を介して能動化する限界値報知器23.1または23.2を、測
定器14.1および14.2のそれぞれの出力端子に接続する構
成とするのがよい。
Once initialized by the control circuit 18, after some measuring period, the actual measured value 19.1 or 19.2 will change to the measuring instrument 14.1 or
A cumulative storage device 21.1 which is ascertained at the output terminal of 14.2 and can in principle have the same structure as the measuring device 21.1 or
21.2 is transmitted through switch 20.1 or 20.2.
By returning the measuring instrument 14 to its initial state of measurement again, the measured value 19 is erased, which is symbolized in the figure by the discharge switch 22 to the capacitive negative feedback circuit 16 of the operational amplifier 15. If, after transmitting the actual measured value 19, the feedback of the measuring device 14 in the initial operating state occurs very frequently, the operational amplifier 15 is not controlled to saturation and therefore the measuring device 14 is not overcontrolled by the measuring value 12. As guaranteed. When the measured value 12 fluctuates significantly or is in an unknown state, as shown by the broken line in FIG. The OR circuit 24 controls the feedback circuit of the control circuit 18 and the measuring instrument 14 in the initial state of function.
It is preferable that the limit value alarm 23.1 or 23.2, which is activated via the, is connected to the output terminals of the measuring devices 14.1 and 14.2.

累積記憶装置21.1および21.2の出力側に割算器25が接続
されている。この割算器25は、独立変数の累積測定結果
27.2に関する従属変数に対する累積測定結果27.1の実際
の平均値26を商の形態で送出する。この出力は、割算器
25に入力された実際の測定結果27が、最も近い測定値の
受入れ後のそれぞれの精算値を表わし、したがって測定
器14に新しく供給された負荷的な測定値19がまだ考慮さ
れていない限りにおいては、準連続的である。この不連
続度は、制御回路18によって調整することができ、した
がって、累積記憶装置21における実際の測定値19の受入
れの繰返し率によって調整することができる。
A divider 25 is connected to the outputs of the cumulative storage devices 21.1 and 21.2. This divider 25 is the cumulative measurement result of the independent variable.
The actual mean value 26 of the cumulative measurement result 27.1 for the dependent variable for 27.2 is sent in the form of a quotient. This output is the divider
The actual measurement result 27 entered in 25 represents the respective settling value after the acceptance of the closest measurement value, and thus, unless the newly loaded load measurement value 19 supplied to the measuring device 14 has yet been taken into account. Is quasi-continuous. This discontinuity can be adjusted by the control circuit 18 and thus by the repetition rate of the acceptance of the actual measured value 19 in the accumulator 21.

また、蓄積記憶装置21の容量は無制限ではない。したが
って、限界値報知器28.1または28.2が作動した場合、測
定器14と同様に記憶装置21も初期状態に戻され、その
後、それぞれの実際の蓄積された測定結果27.1または2
7.2が、スイッチ29.1または29.2を通して対応する低減
段30.1たは30.2に伝達される。この低減段において、そ
れぞれの測定結果27が、実際値の分数に減少され、それ
ぞれの記憶装置21が、以後、割算器25によって処理する
測定結果27.1/27.2として、この減少された測定結果31.
1/31.2にセットされる。この低減動作は、低減段30に対
する第1図の原理ブロック結線図において、抵抗(比
例)回路32を備えた演算増幅器15によって図示されてい
る。この演算増幅器15は、一方の測定結果限界値報知器
28が、OR入力端子33を介して測定結果低減制御回路34を
駆動した場合、常にさらに一段階低減される。
Further, the capacity of the storage storage device 21 is not limited. Therefore, when the limit value annunciator 28.1 or 28.2 is activated, the storage device 21 as well as the measuring device 14 is returned to the initial state, and thereafter, the actual accumulated measurement result 27.1 or 2 respectively.
7.2 is transmitted to the corresponding reduction stage 30.1 or 30.2 through the switch 29.1 or 29.2. In this reduction stage, each measurement result 27 is reduced to a fraction of the actual value, and each storage device 21 stores this reduced measurement result 31 as measurement result 27.1 / 27.2, which is then processed by the divider 25. .
It is set to 1 / 31.2. This reduction operation is illustrated by the operational amplifier 15 with the resistance (proportional) circuit 32 in the principle block diagram of FIG. This operational amplifier 15 is one of the measurement result limit value alarms.
When 28 drives the measurement result reduction control circuit 34 via the OR input terminal 33, it is always further reduced by one step.

この累積された測定結果27の減少にもかかわらず、記憶
装置21の入力値に関する関係、したがって測定値19に対
する関係を再び合わせるため、それぞれの測定器14.1,1
4.2の出力側に、対応する低減段35.1および35.2が接続
されている。双方のチャネル11.1および11.2のそれぞれ
において同じ測定値低減が行われるため、割算器25から
得られる平均値26への影響はない。
In spite of this reduction of the accumulated measurement result 27, in order to reconcile the relationship with respect to the input value of the storage device 21, and hence the measurement value 19, the respective measuring device 14.1,1
Corresponding reduction stages 35.1 and 35.2 are connected on the output side of 4.2. There is no effect on the average value 26 obtained from the divider 25, since the same measurement reduction takes place in both channels 11.1 and 11.2 respectively.

第1図において破線の分圧段36.1,36.2によって示され
ているように、それぞれの測定値19の一部分だけを、低
減段35を介して対応する累積記憶装置21に伝達すること
が原理的に可能である。このそれぞれの余った余剰測定
値37.1および37.2は、所属する測定器14.1および14.2に
戻され、測定値伝達の次のサイクルにおいて考慮され、
したがって平均値26の決定に無駄にならない。これは、
例えば、測定器14を零値から作動される必要がなく、し
たがって測定特性曲線の非直線範囲を回避することがで
きるという長所を有している。
It is in principle possible to transfer only a portion of each measured value 19 to the corresponding cumulative storage device 21 via the reduction stage 35, as indicated by the dashed voltage division stages 36.1, 36.2 in FIG. It is possible. This respective surplus measurement value 37.1 and 37.2 is returned to the associated measuring device 14.1 and 14.2 and considered in the next cycle of measurement value transmission,
Therefore, the determination of the average value 26 is not wasted. this is,
For example, it has the advantage that the measuring device 14 does not have to be actuated from zero, thus avoiding the non-linear range of the measuring characteristic curve.

第2図から分るように、本発明による装置の回路技術的
な実現は、ディジタル回路技術によって行うことによっ
て簡素化される。第1図および第2図に示す回路は、平
均値の決定に関して互いに等しいため、可能な限り同一
の参照符号が選択されており、したがって、その詳細な
説明は第2図については省略する。
As can be seen from FIG. 2, the circuit-technical realization of the device according to the invention is simplified by means of digital circuit technology. The circuits shown in FIGS. 1 and 2 are identical with respect to the determination of the average value, so that the same reference numerals have been chosen as much as possible, and therefore a detailed description thereof will be omitted for FIG.

センサ13は、測定値12としてパルスを供給し、このパル
スが、マルチディジット二進カウンタとして構成された
測定器14において加算(計算)される。
The sensor 13 supplies a pulse as the measured value 12, which pulse is added up (calculated) in a measuring device 14 which is configured as a multi-digit binary counter.

低減段30は、シフトレジスタ、したがって二進数の記憶
装置でありうる。この低減段30は記憶内容を最高値また
は最低値の位置に(通常の回路表示では“左方向に”ま
たは“右方向に”)シフトすることによって、2を掛け
る掛算または2で割る割算を簡単に行うことができる。
The reduction stage 30 can be a shift register and thus a binary storage device. This reduction stage 30 shifts the stored contents to the position of the highest value or the lowest value (in the normal circuit display, "to the left" or "to the right") by multiplying by 2 or dividing by 2. Easy to do.

二進コード化された初期状態が限定されているため、動
作開始時に制御回路18が測定器14をリセット入力端子38
を介して計算初期位置“0"にセットし、低減段35に対す
る除数送信器45のシフトレジスタを“1"値にセットす
る。一方、制御回路18は、低減段30のシフトレジスタ
を、そのセット入力端子39を介して、被除数低減段30.1
の場合に初期値“0"に調整し、除数低減段30.2の場合に
初期値“1"に調整し、したがって割算器25の出力端子に
初期平均値26“0"を生じる。
Due to the limited binary coded initial state, the control circuit 18 resets the measuring instrument 14 at the beginning of the operation.
To set the calculation initial position to "0" via and to set the shift register of the divisor transmitter 45 to the reduction stage 35 to the "1" value. On the other hand, the control circuit 18 shifts the shift register of the reduction stage 30 via the set input terminal 39 of the dividend reduction stage 30.1.
Adjusts to an initial value of "0" in the case of, and to an initial value of "1" in the case of the divisor reduction stage 30.2, thus producing an initial average value of 26 "0" at the output terminal of the divider 25.

測定値19を累積記憶装置21に伝送する場合、低減段35に
おいて、シフトレジスタ送信器45のデータ出力端子から
供給された除数としての実際の数によるディジタルの割
算が行われる。モジュロ段41(これは機能に関しては第
1図の分割段36と同じ)が、完全な割算結果ではなく商
の整数部分だけを累積記憶装置21(図面ではディジタル
加算器として表わされている)に供給する。一方、剰余
測定値37としての余った割算剰余部は係数測定器14のデ
ータ入力端子に今度は数初期状態として戻される(した
がて、割算剰余部が次の測定値伝送の際に再び考慮され
るため、常に記憶装置21の精算に、ディジタル割算から
の丸め誤差が入らない)。
When transmitting the measured value 19 to the cumulative storage device 21, a digital division is performed in the reduction stage 35 by the actual number as a divisor supplied from the data output terminal of the shift register transmitter 45. The modulo stage 41 (which is functionally the same as the division stage 36 of FIG. 1) only accumulates the integer portion of the quotient, not the complete division result, in the accumulator 21 (represented in the drawing as a digital adder). ) To. On the other hand, the surplus division remainder part as the remainder measurement value 37 is returned to the data input terminal of the coefficient measuring device 14 as a number initial state this time (thus, when the division remainder part is transmitted to the next measurement value). Since it is considered again, the rounding error from the digital division is not always included in the adjustment of the storage device 21).

ディジタル累積記憶装置21(加算器)において、繰りあ
げ出力端子42にオーバフロー情報が生じた場合、再処理
用に供給された測定値19が低減情報43を送出するよう
に、制御回路34がOR入力端子33を介して駆動される。低
減段30のシフトレジスタを実現する場合、そのシフト入
力端子44を駆動することを意味し、したがって、シフト
レジスタ内容が1桁ずつ右側へシフトされる(最低値の
位置の消失)。これはレジスタ内容を1/2倍したことに
相当する。同時に低減段35に対する除数送信器45のレジ
スタ内容が、低い値の場所が隣接する高い値の場所の位
置に達するように、1桁ずつ左側へシフトされる。これ
は他のシフトレジスタの場合と同じ定数による増加、し
たがって低減段35に対する除数の倍増に相当する。累積
記憶装置21におけるオーバフローを取り除くため、オー
バフローが生じた場合には、常に低減された値31による
累積記憶装置の内容のキャリオーバが行われ、その後、
測定値19がわずか低減するよう考慮される。
In the digital cumulative storage device 21 (adder), when overflow information occurs at the carry-out output terminal 42, the control circuit 34 inputs an OR signal so that the measured value 19 supplied for reprocessing sends the reduction information 43. Driven via terminal 33. When implementing the shift register of the reduction stage 30, it means driving its shift input terminal 44, so that the contents of the shift register are shifted right by one digit (the disappearance of the position of the lowest value). This is equivalent to halving the register contents. At the same time, the register contents of the divisor transmitter 45 for the reduction stage 35 are shifted one digit to the left so that the low value location reaches the position of the adjacent high value location. This corresponds to an increase by the same constant as in the other shift registers, and thus a doubling of the divisor for the reduction stage 35. In order to eliminate the overflow in the cumulative storage device 21, whenever an overflow occurs, a carry-over of the contents of the cumulative storage device with a reduced value 31 is performed, after which
It is taken into account that the measurement 19 is slightly reduced.

除数送信器45の容量がシフトレジスタのオーバフローに
よって使いつくされた場合、正規の動作限界値に達す
る。しかしながら、この限界値を超えた場合でも、1つ
の累積記憶装置21からの繰り上げ指令の場合に低減段30
のシフトレジスタがさらに進められるけれども、(除数
送信器45の繰り上げ出力端子46、および論理素子45によ
って、制御されて)最大のシフトレジスタ内容が引続き
維持されることによって、平均値決定の近似方法で動作
を続行することができる。したがって、測定値19の対応
する低減が行われないのではなく、記憶装置21の累積結
果の減少にもかかわらずにその後縮小せずに加えられる
ため、平均値26の最終的な商は、その後は単なる近似結
果であり、この結果において、測定値発生点19のより新
しいデータがより古いデータより強くなり、ウェートの
増加が行われる。これは、もちろん、第1図のアナログ
回路技術で実現した場合でも同じである。
When the divisor transmitter 45 capacity is exhausted by shift register overflow, the normal operating limit is reached. However, even when this limit value is exceeded, the reduction stage 30 is used in the case of a carry-up command from one cumulative storage device 21.
Although the shift register of is further advanced, the maximum shift register content (controlled by the carry output terminal 46 of the divisor transmitter 45 and the logic element 45) is continuously maintained, thereby providing an approximate method of averaging. The operation can continue. Therefore, the final quotient of the mean value 26 is then the quotient, since the corresponding reduction of the measured value 19 is not made, but is subsequently added without reduction despite the reduction of the cumulative result of the storage device 21. Is only an approximation result, in which the newer data of the measurement value generation point 19 becomes stronger than the older data, and the weight is increased. This is, of course, the same even when implemented by the analog circuit technology of FIG.

分かり易くするため、第2図においては、低減段および
出力割算器として単に3個の独立のディジタル割算器
(35.1,35.2,25)しか示されていない。分離した時点に
だけ測定値19が伝送されるため、多重動作時に、双方の
係数測定器14.1,14.2および平均値26を不連続に送出す
る新しく装備された累積記憶装置21.1,21.2の出力側に
接続される単に数個のディジタル割算器を、回路18また
は34によって制御されるように設けることができる。さ
らに、第2図に示すディジタル回路構成は、同様に、本
発明の枠内においてディジタル回路技術の個々の構成要
素を別個に接続することによるか、または記憶装置のプ
ログラムによって制御された測定値処理の枠内におい
て、またはマイクロプロセッサによって、実現すること
ができる。
For the sake of clarity, only three independent digital dividers (35.1, 35.2, 25) are shown in FIG. 2 as reduction stages and output dividers. Since the measured value 19 is transmitted only at the time of separation, it is possible to output the coefficient measuring devices 14.1 and 14.2 of both sides and the average value 26 discontinuously to the output side of the newly equipped accumulative storage device 21.1 and 21.2 during the multiple operation. Only a few digital dividers connected can be provided to be controlled by the circuit 18 or 34. In addition, the digital circuit arrangement shown in FIG. 2 likewise lies within the framework of the invention, either by connecting the individual components of the digital circuit technology separately or by means of a program of the storage device, which processes the measured values. Can be implemented within the framework of or by a microprocessor.

【図面の簡単な説明】[Brief description of drawings]

第1図はアナログ信号処理回路技術による本発明の装置
の一実施例を示すブロック結線図、第2図はディジタル
信号処理回路技術による本発明の装置の別の実施例を示
すブロック結線図である。 12.1……従属変数測定値、12.2……独立変数測定値、1
4.1,14.2……積分測定器、19.1,19.2……測定値、21.1,
21.2……累積記憶装置、25……被除数、27.1,27.2……
累積測定結果、30.1,30.2……低減段、31.1,31.2……低
減された測定結果、35.1,35.2……低減段、37.1,37.2…
…割算剰余測定値、40……除数、41.1,41.2……モジュ
ロ段、42……繰り上げ出力端子。
FIG. 1 is a block connection diagram showing an embodiment of the device of the present invention based on analog signal processing circuit technology, and FIG. 2 is a block connection diagram showing another embodiment of the device of the present invention based on digital signal processing circuit technology. . 12.1 …… Dependent variable measurement, 12.2 …… Independent variable measurement, 1
4.1,14.2 …… Integral measuring instrument, 19.1,19.2 …… Measured value, 21.1,
21.2 …… Cumulative storage, 25 …… Dividend, 27.1, 27.2 ……
Cumulative measurement result, 30.1,30.2 ... reduction stage, 31.1,31.2 ... reduced measurement result, 35.1,35.2 ... reduction stage, 37.1,37.2 ...
… Divided remainder measurement value, 40 …… Divisor, 41.1, 41.2 …… Modulo stage, 42 …… Advance output terminal.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】それぞれ積分型測定器(14.1または14.2)
によって把握され、割算器(25)によって互いに比に置
換えられた独立変数測定値(12.2)によって、従属変数
測定値(12.1)の平均値を決定する平均値決定装置にお
いて、それぞれの測定器(14.1,14.2)の後に、測定器
(14.1,14.2)を初期状態にリセットすることによって
測定値(19.1または19.2)を周期的に受入れる累積記憶
装置(21.1,21.2)が接続され、それぞれの累積記憶装
置(21.1,21.2)に低減段(30.1または30.2)が設けら
れ、この低減段は、1つの記憶装置がオーバフローした
場合、オーバフローに導いた今までの測定結果(27.1ま
たは27.2)の代りに、対応する累積記憶装置(21.1また
は21.2)に低減された測定結果(31.1または31.2)を戻
すことによって、累積された測定結果(27.1または27.
2)を1ファクタだけ減少し、その場合、それぞれの記
憶装置のオーバフローによって低減段(30.1および30.
2)における低減率が高められることを特徴とする平均
値決定装置。
1. Integral measuring device (14.1 or 14.2)
In the mean value determination device for determining the mean value of the dependent variable measurement value (12.1) by the independent variable measurement value (12.2) which is grasped by and is replaced with the ratio by the divider (25), each measuring device ( 14.1,14.2), after which the cumulative storage device (21.1,21.2), which periodically receives the measured value (19.1 or 19.2) by resetting the measuring instrument (14.1,14.2) to the initial state, is connected, and the respective cumulative storage The device (21.1, 21.2) is provided with a reduction stage (30.1 or 30.2), which when one storage device overflows, instead of the previous measurement result (27.1 or 27.2) leading to overflow, Accumulated measurement results (27.1 or 27.2) by returning the reduced measurement results (31.1 or 31.2) to the corresponding cumulative storage (21.1 or 21.2).
2) is reduced by one factor, in which case the reduction stages (30.1 and 30.
An average value determination device characterized in that the reduction rate in 2) is increased.
【請求項2】それぞれの累積記憶装置(21.1または21.
2)に対する測定値(19.1および19.2)に対して、それ
ぞれ1つの低減段(35.1,35.2)が設けられていること
を特徴とする、特許請求の範囲第1項記載の平均値決定
装置。
2. A cumulative storage device (21.1 or 21.
The average value determination device according to claim 1, characterized in that one reduction stage (35.1, 35.2) is provided for each of the measured values (19.1 and 19.2) for 2).
【請求項3】測定値(19.1,19.2)に対する低減段(35.
1,35.2)が、累積測定結果(27.1,27.2)に対する低減
段(30.1,30.2)と同様な、記憶装置のオーバフロー時
に増加される除数によって作動することを特徴とする、
特許請求の範囲第2項記載の平均値決定装置。
3. A reduction stage (35.) for the measured value (19.1, 19.2).
1,35.2) is operated by a divisor which is increased when the storage device overflows, similar to the reduction stage (30.1,30.2) for the cumulative measurement result (27.1,27.2),
The average value determination device according to claim 2.
【請求項4】測定器(14.1および14.2)をそれぞれリセ
ットすることによって測定値(19.1または19.2)の一部
分だけが累積記憶装置(21.1,21.2)に伝送され、剰余
の測定値が、測定値として対応する測定器(14.1および
14.2)に戻されることを特徴とする、特許請求の範囲第
1項ないし第3項のいずれかに記載の平均値決定装置。
4. By resetting the measuring devices (14.1 and 14.2) respectively, only a part of the measured values (19.1 or 19.2) is transmitted to the accumulating storage device (21.1, 21.2), and the residual measured value is used as the measured value. Corresponding measuring instrument (14.1 and
14.2) The average value determination device according to any one of claims 1 to 3, which is returned to the above.
【請求項5】測定値(12.1および12.2)をセットするこ
との可能な増分カウンタと、測定値(19.1および19.2)
用の累積記憶装置(21.1および21.2)としてのディジタ
ル加算器と、一方の記憶装置(21.1または21.2)の後に
接続された低減段(30.1,30.2)としての段階的にシフ
ト可能なシフトレジスタとを備えていることを特徴とす
る、特許請求の範囲第1項ないし第4項のいずれかに記
載の平均値決定装置。
5. Incremental counter capable of setting measurement values (12.1 and 12.2) and measurement values (19.1 and 19.2)
A digital adder as the accumulating storage device (21.1 and 21.2) and a stepwise shiftable shift register as a reduction stage (30.1, 30.2) connected after one storage device (21.1 or 21.2). The average value determination device according to any one of claims 1 to 4, wherein the average value determination device is provided.
【請求項6】累積記憶装置(21.1,21.2)の繰りあげ出
力端子(42)から段階的に接続可能な除数送信器(45)
としてのシフトレジスタと、整数の割算結果を後続の累
積記憶装置(21.1または21.2)に伝送し、新しい係数初
期状態としての割算剰余測定値(37.1または37.2)を対
応する測定器(14.1または14.2)に伝送するための、そ
れぞれのモジュロ段(41.1または41.2)とを有する、測
定値(19.1および19.2)に対するそれぞれの低減段(3
5.1または35.2)としてのディジタル割算器を備えてい
ることを特徴とする、特許請求の範囲第1項ないし第5
項のいずれかに記載の平均値決定装置。
6. A divisor transmitter (45) connectable in stages from a carry-out output terminal (42) of a cumulative storage device (21.1, 21.2).
Shift register and the integer division result to the subsequent accumulator (21.1 or 21.2) and the new coefficient initial state division remainder measurement value (37.1 or 37.2) as the corresponding instrument (14.1 or 14.2) with a respective modulo stage (41.1 or 41.2) and a respective reduction stage (3) for the measured values (19.1 and 19.2).
5.1 or 35.2), characterized in that it is provided with a digital divider.
The average value determination device according to any one of items.
【請求項7】累積された測定結果(27.1および27.2)に
対する低減段(35.1または35.2)および割算器(25)と
してたゞ1つのディジタル割算器が設けられ、この割算
器が、多重動作において、測定値(19.1および19.2)お
よびその共通の除数(40)、および累積された測定結果
(27.1および27.2)によって作動されることを特徴とす
る、特許請求の範囲第6項記載の平均値決定装置。
7. A reduction stage (35.1 or 35.2) for the accumulated measurement results (27.1 and 27.2) and one digital divider as a divider (25) are provided, which divider is a multiplex. Average according to claim 6, characterized in that in operation it is actuated by the measured values (19.1 and 19.2) and their common divisor (40) and the accumulated measured results (27.1 and 27.2). Value determining device.
JP20737387A 1986-09-26 1987-08-20 Average value determination device Expired - Lifetime JPH077390B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3632672.0 1986-09-26
DE19863632672 DE3632672A1 (en) 1986-09-26 1986-09-26 ARRANGEMENT FOR DETERMINING AN AVERAGE VALUE

Publications (2)

Publication Number Publication Date
JPS63238668A JPS63238668A (en) 1988-10-04
JPH077390B2 true JPH077390B2 (en) 1995-01-30

Family

ID=6310374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20737387A Expired - Lifetime JPH077390B2 (en) 1986-09-26 1987-08-20 Average value determination device

Country Status (4)

Country Link
JP (1) JPH077390B2 (en)
DE (1) DE3632672A1 (en)
FR (1) FR2604517B1 (en)
GB (1) GB2195776B (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566092A (en) * 1966-04-26 1971-02-23 Industrial Nucleonics Corp Averaging computer
US3579125A (en) * 1968-11-25 1971-05-18 Junger Instr Ab Apparatus for resetting an analog integrator
CH490259A (en) * 1969-03-05 1970-05-15 Schweiter Ag Maschf Device for the automatic adjustment of a yarn clearer
US3665169A (en) * 1969-10-17 1972-05-23 Fairbanks Morse Inc Electronic measuring unit
US3807630A (en) * 1972-05-31 1974-04-30 Union Carbide Corp Averaging circuit suitable for centrifugal type chemical analyzer
US3906437A (en) * 1973-09-07 1975-09-16 Textron Inc Device for monitoring the operating parameters of a dynamic system
DE2408545A1 (en) * 1974-02-22 1975-09-04 Verbrennungskraftmasch Forsch Measurement of mean value of cyclic variable - involves sampling at same point of several successive cycles and averaging
DE2839949A1 (en) * 1978-09-14 1980-03-27 Zeiss Carl Fa Spectrum sequential scanning system - uses stepwise discrete signal detection to determine signal average and standard deviation
JPS56143014A (en) * 1980-04-10 1981-11-07 Toshiba Corp Inducing device of flying body
DE3412297A1 (en) * 1984-04-03 1985-10-10 Norbert 6072 Dreieich Acker METHOD AND DEVICE FOR DISPLAYING THE NUMBER VALUES OF A VARIABLE SIZE APPEARING IN TIMELY FOLLOWING DISTANCES

Also Published As

Publication number Publication date
GB2195776A (en) 1988-04-13
DE3632672C2 (en) 1989-06-01
FR2604517B1 (en) 1989-12-15
GB2195776B (en) 1991-06-26
FR2604517A1 (en) 1988-04-01
GB8722765D0 (en) 1987-11-04
JPS63238668A (en) 1988-10-04
DE3632672A1 (en) 1988-04-07

Similar Documents

Publication Publication Date Title
US4420809A (en) Frequency determining apparatus
US4125023A (en) Temperature-measuring apparatus
GB2284286A (en) Electronic timekeeping device with reduced adjustment data storage requirement
US4001555A (en) Signal processing apparatus
US4144943A (en) Scale, in particular for weighing bulk goods
US3930144A (en) Digital function fitter
JPH077390B2 (en) Average value determination device
JPS5833490B2 (en) temperature measuring device
US4263583A (en) Digital alarm system with variable alarm hysteresis
US4844623A (en) Electronic thermometer
US3408644A (en) Pulse count conversion system
US5287745A (en) Angular speed measuring device
SU723502A1 (en) Digital regulator
US4539694A (en) Non-linear counting circuit
US3555418A (en) Oscillator having voltage sensitive capacitors therein and calibration circuit means
JP2504753B2 (en) Electronic thermometer
SU1161830A1 (en) Temperature measuring device
SU1162046A1 (en) Device for linearizing output characteristics of frequency transducers
JPH0514201A (en) A/d converter
SU1247770A1 (en) Digital measuring device for frequency transducers
JPH0681160B2 (en) Digital signal loss detector
SU954885A1 (en) Device for measuring frequency
SU789823A1 (en) Two a.c. voltage ratio meter
JPS5866821A (en) Correcting device for flow rate
SU752192A1 (en) Dielectric characteristic measuring device