JPS6323742Y2 - - Google Patents
Info
- Publication number
- JPS6323742Y2 JPS6323742Y2 JP13311782U JP13311782U JPS6323742Y2 JP S6323742 Y2 JPS6323742 Y2 JP S6323742Y2 JP 13311782 U JP13311782 U JP 13311782U JP 13311782 U JP13311782 U JP 13311782U JP S6323742 Y2 JPS6323742 Y2 JP S6323742Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- circuit
- input
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008054 signal transmission Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
本考案は輪郭補正回路に係り、例えばカラー・
テレビジヨン受像機とコンピユータ端末を両用で
きるCRTデイスプレイ装置に関して、デイジタ
ル論理素子のもつ遅延特性を利用して再生画像の
輪郭補正を行うようにした輪郭補正回路に関す
る。
テレビジヨン受像機とコンピユータ端末を両用で
きるCRTデイスプレイ装置に関して、デイジタ
ル論理素子のもつ遅延特性を利用して再生画像の
輪郭補正を行うようにした輪郭補正回路に関す
る。
近年、コンピユータ技術（ハード・ウエア及び
ソフト・ウエア）の著しい発展により、コンピユ
ータは一般家庭にもパーソナル・コンピユータと
して普及されるに至つている。
ソフト・ウエア）の著しい発展により、コンピユ
ータは一般家庭にもパーソナル・コンピユータと
して普及されるに至つている。
ところで、コンピユータの出力装置の中で最も
重要な位置を占めかつ不可欠なものにCRTデイ
スプレイ装置がある。一方、一般家庭には既にカ
ラー・テレビジヨン受像機が設置されているの
で、パーソナル・コンピユータが一般家庭に導入
された場合、既設のカラー・テレビジヨン受像機
をコンピユータのCRTデイスプレイ装置として
使用できるならば、経済的にも又生活空間を確保
する上でも多くの利益をもたらすことは容易に推
察される。
重要な位置を占めかつ不可欠なものにCRTデイ
スプレイ装置がある。一方、一般家庭には既にカ
ラー・テレビジヨン受像機が設置されているの
で、パーソナル・コンピユータが一般家庭に導入
された場合、既設のカラー・テレビジヨン受像機
をコンピユータのCRTデイスプレイ装置として
使用できるならば、経済的にも又生活空間を確保
する上でも多くの利益をもたらすことは容易に推
察される。
しかし、カラー・テレビジヨン受像機の映像信
号の伝送周波数帯域幅は約4MHzと定められてい
るが、コンピユータ端末特にキヤクタ・デイスプ
レイなどでは、１行の文字数を多くとる必要か
ら、映像信号がかなり高い周波数（約10bit／ｓ）
となるので、一般家庭のカラー・テレビジヨン受
像機では十分な解像度をもつた画像を再生するこ
とが不可能である。例えば、コンピユータのＲ
（赤）、Ｇ（緑）、Ｂ（青）信号を従来のカラー・テ
レビジヨン受像機の各色出力増幅回路（CRTド
ライブ回路）に入力した場合、その入力波形が第
１図に示すような波形であつたとすると、その出
力波形は第２図に示すような波形となつて、その
立上り及び立下りが鈍く特にパルス幅の狭いパル
ス信号部分ではそのピーク値が著しく低下する。
したがつて、文字数の多いコンピユータからの出
力信号では、画質の低下は避けられないものであ
つた。
号の伝送周波数帯域幅は約4MHzと定められてい
るが、コンピユータ端末特にキヤクタ・デイスプ
レイなどでは、１行の文字数を多くとる必要か
ら、映像信号がかなり高い周波数（約10bit／ｓ）
となるので、一般家庭のカラー・テレビジヨン受
像機では十分な解像度をもつた画像を再生するこ
とが不可能である。例えば、コンピユータのＲ
（赤）、Ｇ（緑）、Ｂ（青）信号を従来のカラー・テ
レビジヨン受像機の各色出力増幅回路（CRTド
ライブ回路）に入力した場合、その入力波形が第
１図に示すような波形であつたとすると、その出
力波形は第２図に示すような波形となつて、その
立上り及び立下りが鈍く特にパルス幅の狭いパル
ス信号部分ではそのピーク値が著しく低下する。
したがつて、文字数の多いコンピユータからの出
力信号では、画質の低下は避けられないものであ
つた。
したがつて、カラー・テレビジヨン受像機をコ
ンピユータのデイスプレイ装置と両用するために
は、カラー・テレビジヨン受像機の伝送帯域幅を
広げて解像度の高い再生画像を得ることが必要と
なる。
ンピユータのデイスプレイ装置と両用するために
は、カラー・テレビジヨン受像機の伝送帯域幅を
広げて解像度の高い再生画像を得ることが必要と
なる。
しかしながら、カラー・テレビジヨン受像機の
伝送帯域幅を広げることは、増幅回路の周波数帯
域の広い高級モニタを必要とし製造原価の大幅な
増加をもたらすことになる。この結果、カラー・
テレビジヨン受像機をコンピユータのCRTデイ
スプレイ装置として兼用するという経済的な利点
が損われてしまうという問題がある。
伝送帯域幅を広げることは、増幅回路の周波数帯
域の広い高級モニタを必要とし製造原価の大幅な
増加をもたらすことになる。この結果、カラー・
テレビジヨン受像機をコンピユータのCRTデイ
スプレイ装置として兼用するという経済的な利点
が損われてしまうという問題がある。
本考案の目的は、従来のカラー・テレビジヨン
受像機に簡単な回路を追加するのみで、コンピユ
ータのデイスプレイ装置として用いた場合でもそ
の再生画像の鮮鋭度を上げてしかも経済性を損う
ことのないカラー・テレビジヨン受像機を実現す
ることが可能な輪郭補正を行うための回路を提供
することである。
受像機に簡単な回路を追加するのみで、コンピユ
ータのデイスプレイ装置として用いた場合でもそ
の再生画像の鮮鋭度を上げてしかも経済性を損う
ことのないカラー・テレビジヨン受像機を実現す
ることが可能な輪郭補正を行うための回路を提供
することである。
本考案の輪郭補正回路は、有限の信号伝達時間
を有するデイジタル論理素子を用い、その遅延特
性を利用して輪郭補正を行うための回路であつ
て、直列接続された第１、第２のインバータと、
第１のインバータに入力される信号と第２のイン
バータから出力される信号との論理積否定をとる
ナンド回路と、第１、第２のインバータの直列接
続点に接続された第３のインバータと、第３のイ
ンバータの出力端と前記ナンド回路の出力端との
間に直列接続された第１、第２の抵抗と、第１、
第２の抵抗の直列接続点と直流電源との間に接続
された第３の抵抗とから構成され、論理素子の遅
延特性と上記論理接続構成とにより、第１のイン
バータの入力端にデイジタル信号を供給した場
合、前記第１、第２の抵抗の直列接続点より輪郭
補正された出力信号を得るように構成するもので
ある。
を有するデイジタル論理素子を用い、その遅延特
性を利用して輪郭補正を行うための回路であつ
て、直列接続された第１、第２のインバータと、
第１のインバータに入力される信号と第２のイン
バータから出力される信号との論理積否定をとる
ナンド回路と、第１、第２のインバータの直列接
続点に接続された第３のインバータと、第３のイ
ンバータの出力端と前記ナンド回路の出力端との
間に直列接続された第１、第２の抵抗と、第１、
第２の抵抗の直列接続点と直流電源との間に接続
された第３の抵抗とから構成され、論理素子の遅
延特性と上記論理接続構成とにより、第１のイン
バータの入力端にデイジタル信号を供給した場
合、前記第１、第２の抵抗の直列接続点より輪郭
補正された出力信号を得るように構成するもので
ある。
以下、図面に基づいて本考案の実施例を説明す
る。
る。
第３図は本考案の輪郭補正回路を適用したカラ
ー・テレビジヨン受像機のブロツク図である。
ー・テレビジヨン受像機のブロツク図である。
第３図において、カラー・テレビジヨン信号S1
はアンテナ１にて受信され、チユーナ２に入力さ
れて映像中間周波信号S2に変換され、さらに映像
検波回路３を通して検波した後、検波された信号
を色信号処理回路４及び映像信号処理回路５へ入
力して色差信号Ｒ−Ｙ，Ｇ−Ｙ，Ｂ−Ｙ及び輝度
信号Ｙを復調し、これらの信号をマトリクス回路
６を通して三原色信号Ｒ，Ｇ，Ｂを得るようにし
ている。マトリクス回路６から出力されたＲ，
Ｇ，Ｂ信号はTV／DATA切換回路７を介して
CRTドライブ回路（出力増幅回路）８へ入力し
増幅された後、CRT（陰極線管）９に印加され
る。TV／DATA切換回路７は、マトリクス回路
６で得られたTV側（テレビジヨン側）のＲ，
Ｇ，Ｂ信号とコンピユータ等の外部装置から入力
されるＲ，Ｇ，Ｂ信号とを切り換えてCRTドラ
イブ回路８へ入力するための切換回路であり、外
部データであるＲ，Ｇ，Ｂ信号は外部装置１０か
ら輪郭補正回路１１を通してTV／DATA切換回
路７へ入力されるように構成している。
はアンテナ１にて受信され、チユーナ２に入力さ
れて映像中間周波信号S2に変換され、さらに映像
検波回路３を通して検波した後、検波された信号
を色信号処理回路４及び映像信号処理回路５へ入
力して色差信号Ｒ−Ｙ，Ｇ−Ｙ，Ｂ−Ｙ及び輝度
信号Ｙを復調し、これらの信号をマトリクス回路
６を通して三原色信号Ｒ，Ｇ，Ｂを得るようにし
ている。マトリクス回路６から出力されたＲ，
Ｇ，Ｂ信号はTV／DATA切換回路７を介して
CRTドライブ回路（出力増幅回路）８へ入力し
増幅された後、CRT（陰極線管）９に印加され
る。TV／DATA切換回路７は、マトリクス回路
６で得られたTV側（テレビジヨン側）のＲ，
Ｇ，Ｂ信号とコンピユータ等の外部装置から入力
されるＲ，Ｇ，Ｂ信号とを切り換えてCRTドラ
イブ回路８へ入力するための切換回路であり、外
部データであるＲ，Ｇ，Ｂ信号は外部装置１０か
ら輪郭補正回路１１を通してTV／DATA切換回
路７へ入力されるように構成している。
このような構成において、コンピユータ等の
Ｒ，Ｇ，Ｂデータ信号の伝送帯域幅を制限してい
るのは、TV／DATA切換回路７とCRTドライ
ブ回路８であり、特に経済性の面からその帯域幅
を大きく制限してしまうのはCRTドライブ回路
８である。このため、本考案では帯域幅制限によ
つて生じるCRTドライブ回路８の出力波形を補
正するために上記輪郭補正回路１１を通して外部
データ信号の輪郭補正を予め行つてパルスのエツ
ジ部及びパルス幅の狭いパルスの相対的レベルを
上げてからTV／DATA切換回路７及びCRTド
ライブ回路８に入力するようにしている。
Ｒ，Ｇ，Ｂデータ信号の伝送帯域幅を制限してい
るのは、TV／DATA切換回路７とCRTドライ
ブ回路８であり、特に経済性の面からその帯域幅
を大きく制限してしまうのはCRTドライブ回路
８である。このため、本考案では帯域幅制限によ
つて生じるCRTドライブ回路８の出力波形を補
正するために上記輪郭補正回路１１を通して外部
データ信号の輪郭補正を予め行つてパルスのエツ
ジ部及びパルス幅の狭いパルスの相対的レベルを
上げてからTV／DATA切換回路７及びCRTド
ライブ回路８に入力するようにしている。
第４図は本考案に係る輪郭補正回路の回路図、
第５図は第４図に示す回路の各点Ａ〜Ｆにおける
信号波形を示す波形図である。
第５図は第４図に示す回路の各点Ａ〜Ｆにおける
信号波形を示す波形図である。
第４図において、入力端子１２はインバータ１
３に接続され、その出力端がインバータ１４に接
続されると共にインバータ１５に接続される。ま
た、インバータ１４の出力端と入力端子１２はナ
ンド（NAND）回路１６の２つの入力端に夫々
接続される。インバータ１５の出力端は抵抗R1
を介して出力端子１７に接続し、インバータ１６
の出力端は抵抗R2を介して出力端子１７に接続
する。同時に、抵抗R1及びR2の出力端子側は抵
抗RLを経て電源端子１８に接続し直流電圧VBが
印加されるように構成されている。
３に接続され、その出力端がインバータ１４に接
続されると共にインバータ１５に接続される。ま
た、インバータ１４の出力端と入力端子１２はナ
ンド（NAND）回路１６の２つの入力端に夫々
接続される。インバータ１５の出力端は抵抗R1
を介して出力端子１７に接続し、インバータ１６
の出力端は抵抗R2を介して出力端子１７に接続
する。同時に、抵抗R1及びR2の出力端子側は抵
抗RLを経て電源端子１８に接続し直流電圧VBが
印加されるように構成されている。
このような構成において、インバータ１３，１
４，１５及びナンド回路１６はデイジタル論理素
子であり、各素子についてその入力信号に対して
出力信号が得られるまでの伝達時間を夫々τ1，
τ2，τ3，τ4とし、以下の説明において仮にτ1＝τ2
＝τ3＝τ4＝τとして説明することにする。
４，１５及びナンド回路１６はデイジタル論理素
子であり、各素子についてその入力信号に対して
出力信号が得られるまでの伝達時間を夫々τ1，
τ2，τ3，τ4とし、以下の説明において仮にτ1＝τ2
＝τ3＝τ4＝τとして説明することにする。
第４図に示す入力端子１２の点Ａに第５図ａに
示すデイジタル信号が入力された場合について説
明すると、インバータ１３の出力端Ｂには伝達時
間τだけ遅れた第５図ｂに示す反転信号が得られ
る。また、インバータ１４の出力端Ｃ及びインバ
ータ１５の出力端Ｄには第５図ｂに示す反転信号
からさらに伝達時間τだけ遅れかつ反転された第
５図ｃ及びｄに示す信号が得られる。また、ナン
ド回路１６には第５図ｃに示す信号と第５図ａに
示す信号が入力されてNAND（論理積否定）され
かつ時間τだけ遅延されるので、その出力端Ｅに
は第５図ｅに示すような波形が得られる。そし
て、Ｄ点の信号電圧をυDE点の信号電圧をυE、
出力端子１７のＦ点の信号電圧をυFとし、抵抗
RL，R1，R2を流れる電流を夫々iL，i1，i2とする
と、 ｛vF＝VB−RLiL＝υD＋R1i1 ＝υE＋R2i2 ……(1) iL＝i1＋i2｝ なる関係式が成立する。式(1)を整理してυFをυD
及びυEとの関係で表わすと、 υF＝（１／R1＋１／R2＋１／RL）-1 （１／RLVB＋１／R1υD＋１／R2υE） ……(2) となる。例えば、2R1＝2R2＝RLの場合、式(2)は υF＝２／５（１／２VB＋υD＋υE） ……(3) となり、第５図ｆに示すような波形となる。つま
り、パルス信号のエツジ部及びパルス幅の狭いパ
ルス信号が相対的に他の平担部分よりもゲインが
上がり、この信号が第３図に示すCRTドライブ
回路８を通過した場合、第６図に示すような出力
波形が得られて画質が改善される。
示すデイジタル信号が入力された場合について説
明すると、インバータ１３の出力端Ｂには伝達時
間τだけ遅れた第５図ｂに示す反転信号が得られ
る。また、インバータ１４の出力端Ｃ及びインバ
ータ１５の出力端Ｄには第５図ｂに示す反転信号
からさらに伝達時間τだけ遅れかつ反転された第
５図ｃ及びｄに示す信号が得られる。また、ナン
ド回路１６には第５図ｃに示す信号と第５図ａに
示す信号が入力されてNAND（論理積否定）され
かつ時間τだけ遅延されるので、その出力端Ｅに
は第５図ｅに示すような波形が得られる。そし
て、Ｄ点の信号電圧をυDE点の信号電圧をυE、
出力端子１７のＦ点の信号電圧をυFとし、抵抗
RL，R1，R2を流れる電流を夫々iL，i1，i2とする
と、 ｛vF＝VB−RLiL＝υD＋R1i1 ＝υE＋R2i2 ……(1) iL＝i1＋i2｝ なる関係式が成立する。式(1)を整理してυFをυD
及びυEとの関係で表わすと、 υF＝（１／R1＋１／R2＋１／RL）-1 （１／RLVB＋１／R1υD＋１／R2υE） ……(2) となる。例えば、2R1＝2R2＝RLの場合、式(2)は υF＝２／５（１／２VB＋υD＋υE） ……(3) となり、第５図ｆに示すような波形となる。つま
り、パルス信号のエツジ部及びパルス幅の狭いパ
ルス信号が相対的に他の平担部分よりもゲインが
上がり、この信号が第３図に示すCRTドライブ
回路８を通過した場合、第６図に示すような出力
波形が得られて画質が改善される。
尚、第４図では、第５図ｄに示す波形を得るた
めにインバータ１５を接続してその出力端に抵抗
R1を接続するように構成しているが、インバー
タ１５を削除して、インバータ１４の出力端を抵
抗R1を介して出力端子１７に接続するように構
成してもよい。
めにインバータ１５を接続してその出力端に抵抗
R1を接続するように構成しているが、インバー
タ１５を削除して、インバータ１４の出力端を抵
抗R1を介して出力端子１７に接続するように構
成してもよい。
以上述べたように本考案によれば、有限の信号
伝達時間を有するデイジタル論理素子を使用し、
その遅延特性を利用してデイジタル信号の輪郭補
正を行えるように回路を構成したので、極めて簡
単な回路を追加するのみでデイジタル信号の輪郭
補正を行うことができ、伝送帯域幅の小さい従来
のカラー・テレビジヨン受像機をコンピユータの
デイスプレイ装置として用いた場合でも、外部デ
ータ信号を補正し良好な画質を得ることができる
と共に経済的にも有利であるという効果がある。
伝達時間を有するデイジタル論理素子を使用し、
その遅延特性を利用してデイジタル信号の輪郭補
正を行えるように回路を構成したので、極めて簡
単な回路を追加するのみでデイジタル信号の輪郭
補正を行うことができ、伝送帯域幅の小さい従来
のカラー・テレビジヨン受像機をコンピユータの
デイスプレイ装置として用いた場合でも、外部デ
ータ信号を補正し良好な画質を得ることができる
と共に経済的にも有利であるという効果がある。
第１図はデイジタル信号の一例を示す波形図、
第２図は第１図に示す信号を従来のカラー・テレ
ビジヨン受像機のCRTドライブ回路に入力した
場合の出力波形を示す波形図、第３図は本考案に
係る輪郭補正回路を適用したカラー・テレビジヨ
ン受像機のブロツク図、第４図は本考案に係る輪
郭補正回路の回路図、第５図は第４図に示す回路
の各点における信号波形を示す波形図、第６図は
本考案を実施した場合第５図ａに示すような外部
データ信号に対してCRTドライブ回路から出力
される信号波形を示す波形図である。 １１……輪郭補正回路、１２……入力端子、１
３，１４，１５……インバータ、１６……ナンド
回路、１７……出力端子、１８……電源端子、
R1，R2，RL……抵抗、τ……信号伝達時間。
第２図は第１図に示す信号を従来のカラー・テレ
ビジヨン受像機のCRTドライブ回路に入力した
場合の出力波形を示す波形図、第３図は本考案に
係る輪郭補正回路を適用したカラー・テレビジヨ
ン受像機のブロツク図、第４図は本考案に係る輪
郭補正回路の回路図、第５図は第４図に示す回路
の各点における信号波形を示す波形図、第６図は
本考案を実施した場合第５図ａに示すような外部
データ信号に対してCRTドライブ回路から出力
される信号波形を示す波形図である。 １１……輪郭補正回路、１２……入力端子、１
３，１４，１５……インバータ、１６……ナンド
回路、１７……出力端子、１８……電源端子、
R1，R2，RL……抵抗、τ……信号伝達時間。
Claims (1)
- 【実用新案登録請求の範囲】 有限の信号伝達時間を有するデイジタル論理素
子を使用し、その遅延時間を利用して輪郭補正を
行うための回路であつて、 入力信号がその入力端に供給される第１のイン
バータ、およびこの第１のインバータの出力端に
入力端が接続された第２のインバータと、 前記入力信号および前記第２のインバータの出
力端に得られる信号とがそれぞれ入力として供給
されるナンド回路と、 前記第１のインバータの出力端を前記第２のイ
ンバータもしくは別のインバータを介した後、第
１の抵抗を経て信号出力端子に結合する手段と、 前記ナンド回路の出力端を第２の抵抗を介して
前記信号出力端子に結合する手段と、 前記信号出力端子と直流電源との間に接続され
た第３の抵抗とを具備して成る輪郭補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13311782U JPS5939583U (ja) | 1982-09-03 | 1982-09-03 | 輪郭補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13311782U JPS5939583U (ja) | 1982-09-03 | 1982-09-03 | 輪郭補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5939583U JPS5939583U (ja) | 1984-03-13 |
| JPS6323742Y2 true JPS6323742Y2 (ja) | 1988-06-29 |
Family
ID=30300398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13311782U Granted JPS5939583U (ja) | 1982-09-03 | 1982-09-03 | 輪郭補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939583U (ja) |
-
1982
- 1982-09-03 JP JP13311782U patent/JPS5939583U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5939583U (ja) | 1984-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1055575A (en) | Video crispener | |
| US3711636A (en) | Automatic contrast control circuit for a television receiver | |
| US4543599A (en) | Analog-to-digital conversion apparatus including double dither signal sources | |
| JPS6323742Y2 (ja) | ||
| US3663745A (en) | Compensated television matrix amplifiers | |
| US4612570A (en) | Noise reduction circuit for reducing noise in a color signal of a color video signal | |
| US3619486A (en) | Matrix amplifier for developing push-pull color control signals | |
| US3843958A (en) | Hue correction for a chroma channel | |
| US3732356A (en) | Color amplifier | |
| US3921205A (en) | D.c. controlled chroma circuit | |
| JPH05316534A (ja) | Ｃｒｔ表示装置のホワイトバランス調整方法とその装置、および、テレビジョン受像機 | |
| JPH0713332Y2 (ja) | γ補正回路 | |
| JPH0352058Y2 (ja) | ||
| US3655916A (en) | Gamma correcting photoelectric transducer circuitry | |
| JPH039425Y2 (ja) | ||
| JPS6265570A (ja) | ビデオ特殊効果装置 | |
| JPH0419750B2 (ja) | ||
| JPS6322767Y2 (ja) | ||
| JPS6322759B2 (ja) | ||
| JPS6333357B2 (ja) | ||
| JPH0865698A (ja) | 映像表示装置 | |
| JPS5936446B2 (ja) | 出力回路 | |
| JPH06165204A (ja) | 増幅器及びテレビジョン装置 | |
| JPS59181793A (ja) | テレビジヨン受像機 | |
| JPS59105781A (ja) | 映像信号処理回路 |