JPS63232660A - 回線折返し試験方式 - Google Patents
回線折返し試験方式Info
- Publication number
- JPS63232660A JPS63232660A JP62066102A JP6610287A JPS63232660A JP S63232660 A JPS63232660 A JP S63232660A JP 62066102 A JP62066102 A JP 62066102A JP 6610287 A JP6610287 A JP 6610287A JP S63232660 A JPS63232660 A JP S63232660A
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- section
- lac
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、回線制御部と複数のデータ送受信回路部を含
んで構成される回線制御装置において、回線終端装置の
擬似状態を記憶するレジスタをもうけるとともに、デー
タ送受信回路部間の折返し試験時に回線制御部が該レジ
スタの状態t−読出す動作と情報データをデータ送受信
回路部よシ読出す動作とを切替える回路をもうけ、各回
線毎に必要でありた回線終端装置擬似状態情報受信用の
ループ制御回路を削減するようにしたものである。
んで構成される回線制御装置において、回線終端装置の
擬似状態を記憶するレジスタをもうけるとともに、デー
タ送受信回路部間の折返し試験時に回線制御部が該レジ
スタの状態t−読出す動作と情報データをデータ送受信
回路部よシ読出す動作とを切替える回路をもうけ、各回
線毎に必要でありた回線終端装置擬似状態情報受信用の
ループ制御回路を削減するようにしたものである。
回線制御装置では、その機能をチェックするために、デ
ータの送受信の試@を行なうことが必要とされている。
ータの送受信の試@を行なうことが必要とされている。
実際の通信網を用いて試験を行なうと、費用が多額にな
るため、回線側に位置するデータ送受信回路部内で折り
返してデータの送受信の試験金回能とすることが必要不
可欠となっている。このため、そのような折シ返し制御
回路を簡略化することが必要とされる。
るため、回線側に位置するデータ送受信回路部内で折り
返してデータの送受信の試験金回能とすることが必要不
可欠となっている。このため、そのような折シ返し制御
回路を簡略化することが必要とされる。
第5図に従来の他回線折返し制御方式を示す。
第5図において、LACは回線制御部、LAは回線接続
部、URTはデータ送受信回路5(3−エバーサル・レ
シーバ−・トランスミツター)、LOOPI〜3はルー
プ制御回路、DCEは回線終端装置、TDは送信データ
、RDは受信データ、POは回線インタフェース信号(
送信)、PIは回線インタフエース信号(受信ンである
。
部、URTはデータ送受信回路5(3−エバーサル・レ
シーバ−・トランスミツター)、LOOPI〜3はルー
プ制御回路、DCEは回線終端装置、TDは送信データ
、RDは受信データ、POは回線インタフェース信号(
送信)、PIは回線インタフエース信号(受信ンである
。
上位装置よシ他回線折返し指示が発行されると、回線制
御部(LAC)を介して、回線接続部(LA)に伝えら
れる。他回線折返し指示を受けたLAはループ制御回路
1 (LOOPI )t*#させて、URT#Oの送信
データを、URT#1の受信データとなるようにし、さ
らに回線終端装置1tcDcE)を正常な状態に保つた
めにループ制御回路2 (LOOP2)t−駆動する。
御部(LAC)を介して、回線接続部(LA)に伝えら
れる。他回線折返し指示を受けたLAはループ制御回路
1 (LOOPI )t*#させて、URT#Oの送信
データを、URT#1の受信データとなるようにし、さ
らに回線終端装置1tcDcE)を正常な状態に保つた
めにループ制御回路2 (LOOP2)t−駆動する。
そして上位装置にはDCF、が送受信可能であるように
見せるため、ループ制御回路3 (LOOP3 )を駆
動する。このようなループ制御回路によシ、上位装置は
実際の通信網を使用しているように見えるため、試験が
容易に行なえる0 〔発明が解決しようとする問題点〕 このような折返し制御方式では、各回線毎にループ制御
回路が必要なため、ハードウェア量が増大するという問
題点を有している。
見せるため、ループ制御回路3 (LOOP3 )を駆
動する。このようなループ制御回路によシ、上位装置は
実際の通信網を使用しているように見えるため、試験が
容易に行なえる0 〔発明が解決しようとする問題点〕 このような折返し制御方式では、各回線毎にループ制御
回路が必要なため、ハードウェア量が増大するという問
題点を有している。
第1図は本発明の原理ブロック図でめシ、図中、1は回
線制御部、2−1.2−2はデータ送受型回路部、3−
1..3−2は回線終端装置、4は回線擬似状態保持回
路部、5は切替制御回路部である0 回線擬似状態保持回路部4は、回線終端装置3−1.3
−2から送出される各種制御情@f:擬似する状態情報
を保持するものである。また、切替制御回路部5は、デ
ータ送受信回路部2−1.2−2からの信号または回線
擬似状態保持回路部4がらの信号のいずれかを選択して
回線制御部1へ送出する機能を有するものである。
線制御部、2−1.2−2はデータ送受型回路部、3−
1..3−2は回線終端装置、4は回線擬似状態保持回
路部、5は切替制御回路部である0 回線擬似状態保持回路部4は、回線終端装置3−1.3
−2から送出される各種制御情@f:擬似する状態情報
を保持するものである。また、切替制御回路部5は、デ
ータ送受信回路部2−1.2−2からの信号または回線
擬似状態保持回路部4がらの信号のいずれかを選択して
回線制御部1へ送出する機能を有するものである。
本発明によれば、回線終端装置(DCE)が送受信可能
であるように見せるために各回線毎に設けられていた第
5図図示のループ制御回路3 (LOOP3)の機能を
、回線擬似状態保持回路部4に持たせるようにしている
。
であるように見せるために各回線毎に設けられていた第
5図図示のループ制御回路3 (LOOP3)の機能を
、回線擬似状態保持回路部4に持たせるようにしている
。
このため、回線毎のループ制御回路3 (LOOP3)
を省略することが可能となる。
を省略することが可能となる。
第2図は、本発明が適用される装置の構成例を示す。図
中、IPCは上位装置とのインタフェースを司どる回路
、届χは通信制御プログラム及び送受信用データが格納
されている記憶回路、PCはMEM上に格納される通信
制御プログ2ムを読出し、実行する主制御回路、LAC
はPCの指示に基づき、LAとMEMの間でデータ転送
を行う回線制御回路、LAFiモデムからのビットシリ
アルデータをパラレルデータに、LACからのパラレル
データをビットシリアルデータにそれぞれ変換し、又モ
デムの監視及び制御t LACの指示により行う回線制
御回路である。
中、IPCは上位装置とのインタフェースを司どる回路
、届χは通信制御プログラム及び送受信用データが格納
されている記憶回路、PCはMEM上に格納される通信
制御プログ2ムを読出し、実行する主制御回路、LAC
はPCの指示に基づき、LAとMEMの間でデータ転送
を行う回線制御回路、LAFiモデムからのビットシリ
アルデータをパラレルデータに、LACからのパラレル
データをビットシリアルデータにそれぞれ変換し、又モ
デムの監視及び制御t LACの指示により行う回線制
御回路である。
従来、本装置においてデータ送受信の試験を行なう時、
データ′t−LA内で折p返し、モデムの状態kLAと
モデム間で擬似的に送受信可となっているようにLAC
に見せていた。本発明ではモデムの状態1LAcとI、
A間のデータバス上で送受信可に見せるようにしている
。
データ′t−LA内で折p返し、モデムの状態kLAと
モデム間で擬似的に送受信可となっているようにLAC
に見せていた。本発明ではモデムの状態1LAcとI、
A間のデータバス上で送受信可に見せるようにしている
。
第3図は本発明の1実施例の要部ブロック図であり、図
中、MSTRは擬似モデム状態レジスタ、。
中、MSTRは擬似モデム状態レジスタ、。
LACは回線制御部、LAは回線接続部、URTはデー
タ送受信回路部(ユニバーサル・レシーバ−・トランス
ミツター)、LOOPI、2.4はループ制御回路、D
CEは回線終端装置、TDは送イ=データ、RDは受信
データ、POは回線インタフェースイ=号(送信)、P
Iは回線インタフェース信号(受信)である。
タ送受信回路部(ユニバーサル・レシーバ−・トランス
ミツター)、LOOPI、2.4はループ制御回路、D
CEは回線終端装置、TDは送イ=データ、RDは受信
データ、POは回線インタフェースイ=号(送信)、P
Iは回線インタフェース信号(受信)である。
折返し試験に先立って回線制御部(LAC)は、擬似状
態レジスタ(MSTR)に回線終端装置(DCK)の擬
似状態を記憶させておく。折り返し試験時に、回mWf
i制御部(I、AC)はループ制御回路4 (LOOP
4 )に指示を与えてMSTRよりデータバス上み出す
動作と情報データをURTより読み出す動作を選択的に
実行させる。
態レジスタ(MSTR)に回線終端装置(DCK)の擬
似状態を記憶させておく。折り返し試験時に、回mWf
i制御部(I、AC)はループ制御回路4 (LOOP
4 )に指示を与えてMSTRよりデータバス上み出す
動作と情報データをURTより読み出す動作を選択的に
実行させる。
第4図は、本発明の1実施例のさらに詳細なブロック図
であり、図中、J、ACは回線制御部、LAは回線接続
部、DECはデコーダ、MSTRは擬似状態レジスタ、
PSTRは周辺状態レジスタ、RCRはキャラクタ組立
回路、LOOPI、4はループ制御回路である。
であり、図中、J、ACは回線制御部、LAは回線接続
部、DECはデコーダ、MSTRは擬似状態レジスタ、
PSTRは周辺状態レジスタ、RCRはキャラクタ組立
回路、LOOPI、4はループ制御回路である。
第4図は、CCITT (国際電信電話諮問委員会)の
勧告v、24インタフェースにおいて、折シ返し指示時
のモデム状態のLACへの伝え方を示すものである。モ
デムにtI′1C8(送信可り、DR(データセットレ
ディ)、CD(キャリア検出ンなどのインタフェース信
号かあJ、LAは、これらの信号を受信し、内部の周辺
状態レジスタ(P STR)に格納する。LACはデー
タの送受信を行う前に、LAよシこのPSTRt−読み
出し、モデムが送受信を行なえるか否かを確かめる◇折
シ返し試験を行う場合、モデムが送受信できない状態で
ありても、データ送受信を行なわなければならないため
、CS。
勧告v、24インタフェースにおいて、折シ返し指示時
のモデム状態のLACへの伝え方を示すものである。モ
デムにtI′1C8(送信可り、DR(データセットレ
ディ)、CD(キャリア検出ンなどのインタフェース信
号かあJ、LAは、これらの信号を受信し、内部の周辺
状態レジスタ(P STR)に格納する。LACはデー
タの送受信を行う前に、LAよシこのPSTRt−読み
出し、モデムが送受信を行なえるか否かを確かめる◇折
シ返し試験を行う場合、モデムが送受信できない状態で
ありても、データ送受信を行なわなければならないため
、CS。
DR,CD’iオン状態であるようにLACに見せる必
要がある。
要がある。
本発明では、折シ返し試験時に、C3iDR,CDのオ
ン状態’t−LACに見せるため、折シ返し指示時にC
8,DR,CDのオン状態を網状態レジスタ(MSTR
)に設定しLACがPSTHのアドレスを指定してリー
ド(Read ) した時、LAC−LA間のデータバ
スにおいてC8,DR,CDに対応する信号をMSTR
よシ読み出す。このようにすることにより、LACはそ
デムが送受信可能状態であると判断するため、データの
送受信f、LOOP1t−介して他のURTと行うこと
ができる。またV、24インタフエースと異なる場合に
おいても、モデムの送受信可能状態をMSTRにセット
することにより、利用可能となる。
ン状態’t−LACに見せるため、折シ返し指示時にC
8,DR,CDのオン状態を網状態レジスタ(MSTR
)に設定しLACがPSTHのアドレスを指定してリー
ド(Read ) した時、LAC−LA間のデータバ
スにおいてC8,DR,CDに対応する信号をMSTR
よシ読み出す。このようにすることにより、LACはそ
デムが送受信可能状態であると判断するため、データの
送受信f、LOOP1t−介して他のURTと行うこと
ができる。またV、24インタフエースと異なる場合に
おいても、モデムの送受信可能状態をMSTRにセット
することにより、利用可能となる。
本発明によれば、各回線毎に必要な折9返し制御回路の
一部が複数回線に1つで済み、また各種インタフェース
に対しても同一回路で対処できる〇
一部が複数回線に1つで済み、また各種インタフェース
に対しても同一回路で対処できる〇
第1図は禾発明の原理ブロック図、
第2図は本発明が適用される装置の構成例を示す図、
第3図は本発明の一実施例の要部ブロック図、第4図は
本発明の一実施例の詳細なブロック図、第5図は従来の
他回線折返し制御方式を示す図である〇 第1図において、1は゛回線制御部、2−1.2−2は
データ送受信回路部、3−1.3−2は回線終端装置、
4〜は回線擬似状態保持回路部、5は切替制御回路部で
ある。 不発明め原理1に7−tヶ国 茅1 日
本発明の一実施例の詳細なブロック図、第5図は従来の
他回線折返し制御方式を示す図である〇 第1図において、1は゛回線制御部、2−1.2−2は
データ送受信回路部、3−1.3−2は回線終端装置、
4〜は回線擬似状態保持回路部、5は切替制御回路部で
ある。 不発明め原理1に7−tヶ国 茅1 日
Claims (1)
- 【特許請求の範囲】 回線対応にもうけられ、回線側に送信する送信データを
ビット直列信号に変換するとともに、回線側から受信し
たビット直列信号を並列ビット信号に変換し、さらに回
線側に位置する回線終端装置(3−1、3−2)との間
で網状態信号の送受信を行なうデータ送受信回路部(2
−1、2−2)と、 上記データ送受信回路部(2−1、2−2)との間で送
受信データの授受を行なうとともに、上記データ送受信
回路部(2−1、2−2)を介して受信した網状態信号
を処理する回線制御部(1)とを含んで構成された回線
制御装置において、上記回線終端装置(3−1、3−2
)の擬似状態を保持する回線擬似状態保持回路部(4)
と、上記データ送受信回路部(2−1、2−2)から上
記回線制御部(1)へ送出されるデータと、上記回線擬
似状態保持回路部(4)の出力とのいずれかを選択して
上記回線制御部(1)へ送出する切替制御回路部(5)
をそなえ、 上記データ送受信回路部(2−1、2−2)間で折返し
試験を行なう場合、 上記回線終端装置(3−1、3−2)から網状態信号を
受取るべきタイミング時点においては、上記回線擬似状
態保持回路部(4)と上記回線制御部(1)とを接続状
態とし、 試験用の送受信データを折返すべき時点においては、上
記データ送受信回路部(2−1、2−2)と上記回線制
御部(1)とを接続状態とするよう構成したことを特徴
とする回線折返し試験方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62066102A JPS63232660A (ja) | 1987-03-20 | 1987-03-20 | 回線折返し試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62066102A JPS63232660A (ja) | 1987-03-20 | 1987-03-20 | 回線折返し試験方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63232660A true JPS63232660A (ja) | 1988-09-28 |
Family
ID=13306183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62066102A Pending JPS63232660A (ja) | 1987-03-20 | 1987-03-20 | 回線折返し試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63232660A (ja) |
-
1987
- 1987-03-20 JP JP62066102A patent/JPS63232660A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63232660A (ja) | 回線折返し試験方式 | |
JP2575514B2 (ja) | データ通信装置 | |
JPS6175651A (ja) | 変復調装置 | |
JPH08242267A (ja) | 無線通信装置 | |
JP2619652B2 (ja) | データ伝送装置 | |
JP2557372B2 (ja) | 変復調装置 | |
JP3067159B2 (ja) | パケット交換装置の信号方向制御方法及び装置 | |
KR960001089B1 (ko) | 시스템 상태 감지 및 시험장치 | |
JPS63246962A (ja) | デ−タ通信装置プロトコル試験システム | |
JP2601188B2 (ja) | フラグ同期回線の通信装置 | |
JPS625753A (ja) | モデム | |
JP2590773B2 (ja) | ファクシミリ通信システム | |
EP0539964A2 (en) | Modem device | |
JPS6282847A (ja) | 回線折り返し方式 | |
JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
JPS6130150A (ja) | デ−タ通信接続試験方式 | |
JPH05336210A (ja) | 通信機能確認方式 | |
JPH08191319A (ja) | データ通信システム | |
JPS58151152A (ja) | 疑似モデム装置 | |
JPH02270444A (ja) | 2線全二重/半二重切替装置 | |
JPH04329378A (ja) | 電源制御装置用自動試験方式 | |
JPH0158704B2 (ja) | ||
JPH06348619A (ja) | データ送受代替機能を有するマルチホストコンピュータ 分散システム | |
JPS63227239A (ja) | 通信装置 | |
JPS63316544A (ja) | デ−タ通信試験方式 |