JPS63228265A - 流用設計支援装置 - Google Patents
流用設計支援装置Info
- Publication number
- JPS63228265A JPS63228265A JP62063124A JP6312487A JPS63228265A JP S63228265 A JPS63228265 A JP S63228265A JP 62063124 A JP62063124 A JP 62063124A JP 6312487 A JP6312487 A JP 6312487A JP S63228265 A JPS63228265 A JP S63228265A
- Authority
- JP
- Japan
- Prior art keywords
- connection information
- logical
- parts
- logical connection
- design device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は流用設計支援装置、特にＬＳＩ設計のテクノロ
ジー変換の支援に関する。
ジー変換の支援に関する。
従来、この種の装置は既設計装置の論理接続情報を新規
設計装置へ流用する場合には、第２図に示す様に階層展
開処理で展開処理を必要とする部品について指定（ステ
ップ５１）してから、必要な論理接続情報を切り出す処
理（ステップ５２）をしていた。
設計装置へ流用する場合には、第２図に示す様に階層展
開処理で展開処理を必要とする部品について指定（ステ
ップ５１）してから、必要な論理接続情報を切り出す処
理（ステップ５２）をしていた。
上述した従来の装置では、階層構造を持つ既設計装置の
論理接続情報のＮＭ展開処理において展開したい部品に
ついてその部品でのみ指定しているので、第３図のよう
に既設計装置５０に同一部品名を持つ部品が多数存在す
る場合（部品ＡおよびＢはそれぞれ２個ずつある。）部
品名のみで論理接続情報中の部品を特定できない。した
がって新規設計装置に流用する論理接続情報に入ってい
ない同一部品名を持つ部品まで階層展開してしまってい
た。しかし階層展開処理が必要なのは切り出す論理接続
情報に含まれる部品だけなのでそれ以外で同一部品名を
持つ部品を階層展開してもムダである。すなわち第３図
において次設計装置に流用すべく切り出す論理接続情報
は第４図で示すＡ、Ｂ、Ｃの３つの部品にのみ含まれて
いるが、従来の方法では階層展開は部品名のみで指定し
ていたので、Ａ（１） 、 Ｂ（２） 、 Ｃ（３）以
外にＡ（４）とＢ（７）まで展開していた。したがって
余分な部分の階層展開処理のために余分なマシンタイム
と工数がかかり、切り出し時の操作ミスを誘発するなど
の欠点があった。
論理接続情報のＮＭ展開処理において展開したい部品に
ついてその部品でのみ指定しているので、第３図のよう
に既設計装置５０に同一部品名を持つ部品が多数存在す
る場合（部品ＡおよびＢはそれぞれ２個ずつある。）部
品名のみで論理接続情報中の部品を特定できない。した
がって新規設計装置に流用する論理接続情報に入ってい
ない同一部品名を持つ部品まで階層展開してしまってい
た。しかし階層展開処理が必要なのは切り出す論理接続
情報に含まれる部品だけなのでそれ以外で同一部品名を
持つ部品を階層展開してもムダである。すなわち第３図
において次設計装置に流用すべく切り出す論理接続情報
は第４図で示すＡ、Ｂ、Ｃの３つの部品にのみ含まれて
いるが、従来の方法では階層展開は部品名のみで指定し
ていたので、Ａ（１） 、 Ｂ（２） 、 Ｃ（３）以
外にＡ（４）とＢ（７）まで展開していた。したがって
余分な部分の階層展開処理のために余分なマシンタイム
と工数がかかり、切り出し時の操作ミスを誘発するなど
の欠点があった。
本発明が解決しようとする問題点、すなわち本発明の目
的は部品名以外にある部品を特定する情報を与えるよう
にして上記の欠点を改善した流用設計支援装置を提供す
ることにある。
的は部品名以外にある部品を特定する情報を与えるよう
にして上記の欠点を改善した流用設計支援装置を提供す
ることにある。
本発明の流用設計支援装置は、既設計装置の論理接続情
報を論理・実装統合ファイルより入力する手段と、階層
構造を持つ論理接続情報中のどの部品について階層展開
するかを既設計装置上での実装位置と部品名とで指定す
る手段と、前記論理接続情報を先に指定した前記部品に
ついて階層展開する手段と、展開した前記論理接続情報
から新規設計装置に必要な論理接続情報部分を切り出す
手段と、切り出した論理接続情報を論理ファイルとして
出力する手段とを有して構成される。
報を論理・実装統合ファイルより入力する手段と、階層
構造を持つ論理接続情報中のどの部品について階層展開
するかを既設計装置上での実装位置と部品名とで指定す
る手段と、前記論理接続情報を先に指定した前記部品に
ついて階層展開する手段と、展開した前記論理接続情報
から新規設計装置に必要な論理接続情報部分を切り出す
手段と、切り出した論理接続情報を論理ファイルとして
出力する手段とを有して構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すフローチャートである
。同図において流用設計支援装置は既設計装置の論理・
実装統合ファイル１より論理接続情報を入力し、論理接
続情報記憶域２ａへ格納する０次に論理接続情報中のど
の部品について階層展開するかを既設計装置の論理統合
ファイル１より出図した回路図３上の部品名と既設計装
置での実装位置情報で指定する（ステップ４）。次に指
定された部品について論理接続情報を階層展開しくステ
ップ５）、（この時、同一な部品が多数存在しても既設
計装置上の実装位置情報で識別できる。）論理接続情報
記憶域２ｂへ格納する。次に次設計装置へ流用する論理
接続情報を階層展開後の論理接続情報より切り出しくス
テップ６）、論理接続情報記憶域２ｃへ格納する。次に
切り出した論理接続情報を論理ファイル７へ出力する。
。同図において流用設計支援装置は既設計装置の論理・
実装統合ファイル１より論理接続情報を入力し、論理接
続情報記憶域２ａへ格納する０次に論理接続情報中のど
の部品について階層展開するかを既設計装置の論理統合
ファイル１より出図した回路図３上の部品名と既設計装
置での実装位置情報で指定する（ステップ４）。次に指
定された部品について論理接続情報を階層展開しくステ
ップ５）、（この時、同一な部品が多数存在しても既設
計装置上の実装位置情報で識別できる。）論理接続情報
記憶域２ｂへ格納する。次に次設計装置へ流用する論理
接続情報を階層展開後の論理接続情報より切り出しくス
テップ６）、論理接続情報記憶域２ｃへ格納する。次に
切り出した論理接続情報を論理ファイル７へ出力する。
以上説明したように本発明は既設計装置の論理接続情報
から次設針に必要な論理接続情報を切り出す前に行なう
階層展開処理において、展開対象となる部品について部
品及び既設計装置中でのその部品の実装位置情報を指定
することによって、切り出し部分に関係する部品につい
てのみ展開処理できるようにした。したがって目的とし
ない部分の階層展開処理が不要になり、多くのマシンタ
イムと工数や切り出し時の操作ミスを削減するという効
果がある。
から次設針に必要な論理接続情報を切り出す前に行なう
階層展開処理において、展開対象となる部品について部
品及び既設計装置中でのその部品の実装位置情報を指定
することによって、切り出し部分に関係する部品につい
てのみ展開処理できるようにした。したがって目的とし
ない部分の階層展開処理が不要になり、多くのマシンタ
イムと工数や切り出し時の操作ミスを削減するという効
果がある。
第１図は本発明の一実施例を示す流れ図、第２図は従来
例を示す流れ図、第３図は既設計装置の論理接続情報の
概念図、第４図は部品名と実装位置情報の指定を示す説
明図である。 １・・・論理実装統合ファイル、２ａ・２ｂ・２ｃ・・
・論理接続情報記憶域、４・・・対象部品の指定処理、
５・・・階層展開、６・・・論理接続情報の切り出し、
７・・・論理ファイル。
例を示す流れ図、第３図は既設計装置の論理接続情報の
概念図、第４図は部品名と実装位置情報の指定を示す説
明図である。 １・・・論理実装統合ファイル、２ａ・２ｂ・２ｃ・・
・論理接続情報記憶域、４・・・対象部品の指定処理、
５・・・階層展開、６・・・論理接続情報の切り出し、
７・・・論理ファイル。
Claims (1)
- 既設計装置の論理接続情報を論理・実装統合ファイルよ
り入力する手段と、階層構造を持つ論理接続情報中のど
の部品について階層展開するかを既設計装置上での実装
位置と部品名とで指定する手段と、前記論理接続情報を
先に指定した前記部品について階層展開する手段と、展
開した前記論理接続情報から新規設計装置に必要な論理
接続情報部分を切り出す手段と、切り出した論理接続情
報を論理ファイルとして出力する手段とを有することを
特徴とする流用設計支援装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063124A JPS63228265A (ja) | 1987-03-17 | 1987-03-17 | 流用設計支援装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62063124A JPS63228265A (ja) | 1987-03-17 | 1987-03-17 | 流用設計支援装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228265A true JPS63228265A (ja) | 1988-09-22 |
Family
ID=13220211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62063124A Pending JPS63228265A (ja) | 1987-03-17 | 1987-03-17 | 流用設計支援装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228265A (ja) |
-
1987
- 1987-03-17 JP JP62063124A patent/JPS63228265A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042443B2 (ja) | マスクパターンデータの作成方法 | |
| JPS63228265A (ja) | 流用設計支援装置 | |
| JP2538630B2 (ja) | テスト項目自動選択システム | |
| JPH07334532A (ja) | 配線容量値抽出装置 | |
| JPS60178795A (ja) | 状態遷移図作成処理方式 | |
| JPH01159766A (ja) | 集積回路レイアウト方式 | |
| JP2004280535A (ja) | 論理回路入力装置 | |
| JP2002230063A (ja) | 割込み構造局所化の装置および方法およびプログラム | |
| JP3602231B2 (ja) | テストパターン作成装置 | |
| JP2002056041A (ja) | ハードウェア記述言語階層情報反映方法 | |
| JPH06259495A (ja) | 論理シミュレーション方式 | |
| JPH06251108A (ja) | コンピュータ援用による基板配線パターンの設計方法 | |
| JPS63254566A (ja) | 階層化回路記述言語の展開方式 | |
| JPH05210704A (ja) | プリント配線基板設計支援装置 | |
| JP2004234232A (ja) | Ｃａｄ端末 | |
| JPH0944535A (ja) | レイアウト編集方法 | |
| JPH02244382A (ja) | Ｃａｄにおける回路チェック方法 | |
| JPH0740192A (ja) | 穴加工座標データ作成方法 | |
| JPH05250436A (ja) | 論理回路図変更方式 | |
| JPH1139377A (ja) | 半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP2000259677A (ja) | データ処理方法および装置、情報記憶媒体 | |
| JPH11143705A (ja) | ソースプログラムチェック装置および記録媒体 | |
| JPS61144648A (ja) | 階層方式素子識別システム | |
| JPH03136134A (ja) | パッチデータ自動変換方式 | |
| JPH03198159A (ja) | 論理検証装置 |