JPS63228228A - 配列割付け方式 - Google Patents
配列割付け方式Info
- Publication number
- JPS63228228A JPS63228228A JP6314987A JP6314987A JPS63228228A JP S63228228 A JPS63228228 A JP S63228228A JP 6314987 A JP6314987 A JP 6314987A JP 6314987 A JP6314987 A JP 6314987A JP S63228228 A JPS63228228 A JP S63228228A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- order
- array
- memory
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 20
- 238000003491 array Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〉
本発明は、計算機システムにおいて配列変数をメモリ空
間上に割付ける方式、およびそれを利用したプログラミ
ング手法に関するものである。
間上に割付ける方式、およびそれを利用したプログラミ
ング手法に関するものである。
（従来の技術）
従来、配列はアクセス順序が定められておらず、配列要
素を参照しようとする時は、その配列要素を識別するた
めの添字または（ポインタなど）その代わりになるもの
をその都度指定していた。
素を参照しようとする時は、その配列要素を識別するた
めの添字または（ポインタなど）その代わりになるもの
をその都度指定していた。
（発明が解決しようとする問題点）
従来のように配列要素にアクセスする度に配列の添字を
指定しなければならないと、同じパターンのメモリアク
セス順序で何回もメモリにアクセスする場合には、添字
の操作についての記述が冗長となる。
指定しなければならないと、同じパターンのメモリアク
セス順序で何回もメモリにアクセスする場合には、添字
の操作についての記述が冗長となる。
例を第１図に示す、第１図では、Ａ１と八５、Ａ３とＡ
７、Ａ４とＡ８が重複している。この例は、配列ａ［ｉ
ｌから配列ｂ［ｉｌと配列ｃ［ｉｌを作るものであるが
、第１図のフローチャートに示す通りｂ［ｉｌの値とｃ
ｈｉ］の値を同時に求めることはできない。従って、配
列の添字ｉをＯからＮまで走査する処理の手続きを２度
繰り返して記述しなければならない、しかし、本来この
部分の処理手続きは１度定義すれば、２度記述する必要
は必らずしもない。これに対しては、従来関数化・サブ
ルーチン化により対処して来たが、処理内容が異なるが
アクセス順序が同じであるような多数回のメモリアクセ
スまでは対処できなかった。一般的に言って、従来の配
列変数とメモリの対応関係に基づくプログラミングにお
いては、このような重複したメモリアクセス順序の記述
が多く見られた。
７、Ａ４とＡ８が重複している。この例は、配列ａ［ｉ
ｌから配列ｂ［ｉｌと配列ｃ［ｉｌを作るものであるが
、第１図のフローチャートに示す通りｂ［ｉｌの値とｃ
ｈｉ］の値を同時に求めることはできない。従って、配
列の添字ｉをＯからＮまで走査する処理の手続きを２度
繰り返して記述しなければならない、しかし、本来この
部分の処理手続きは１度定義すれば、２度記述する必要
は必らずしもない。これに対しては、従来関数化・サブ
ルーチン化により対処して来たが、処理内容が異なるが
アクセス順序が同じであるような多数回のメモリアクセ
スまでは対処できなかった。一般的に言って、従来の配
列変数とメモリの対応関係に基づくプログラミングにお
いては、このような重複したメモリアクセス順序の記述
が多く見られた。
（問題点を解決するための手段）
上記の問題点を解決するために、フレームという概念を
導入する。フレームとは、メモリに対してアクセス順序
を保持する機構である。配列はフレームに結合され、間
接的にメモリに割付けられる。すなわち、配列にメモリ
アクセス順序という属性が定義され、以後特に指定しな
くてもこの属性に従った配列参照が可能となる。第２図
はこの様子を示している。同図においてＢｌ、Ｂ２．Ｂ
３は配列、Ｂ６はメモリである。Ｂ４．Ｂ５はフレーム
であり、配列とメモリを結合する働きをしている。既に
定義されているフレームに配列が結合されると、フレー
ムが保持しているメモリアクセス順序に従って、配列要
素に添字の小さい方からデータが読み込まれたと解釈さ
れる。従って、あるフレームに結合されている配列を１
度切断し別のフレームに結合すると、配列要素の各値が
新しいフレームの属性で定められる値に書き変えられた
と見なされる。また、既に配列と結合されているフレー
ムを再定義するとそのフレームが定めるメモリアクセス
順序に従って、今まで配列が保持していたデータがメモ
リに格納される。つまり、フレームを介した配列の割付
は方式は内在的にデータ転送機構を持っている。さらに
、−Ｒ的にフレームの定義で用いられるアドレスはメモ
リの実アドレスである必要はなく、既に定義済みの配列
の添字であってもよい、このようなフレームの定義の仕
方をすることによって、配列に階層的な属性を与えるこ
とができる。
導入する。フレームとは、メモリに対してアクセス順序
を保持する機構である。配列はフレームに結合され、間
接的にメモリに割付けられる。すなわち、配列にメモリ
アクセス順序という属性が定義され、以後特に指定しな
くてもこの属性に従った配列参照が可能となる。第２図
はこの様子を示している。同図においてＢｌ、Ｂ２．Ｂ
３は配列、Ｂ６はメモリである。Ｂ４．Ｂ５はフレーム
であり、配列とメモリを結合する働きをしている。既に
定義されているフレームに配列が結合されると、フレー
ムが保持しているメモリアクセス順序に従って、配列要
素に添字の小さい方からデータが読み込まれたと解釈さ
れる。従って、あるフレームに結合されている配列を１
度切断し別のフレームに結合すると、配列要素の各値が
新しいフレームの属性で定められる値に書き変えられた
と見なされる。また、既に配列と結合されているフレー
ムを再定義するとそのフレームが定めるメモリアクセス
順序に従って、今まで配列が保持していたデータがメモ
リに格納される。つまり、フレームを介した配列の割付
は方式は内在的にデータ転送機構を持っている。さらに
、−Ｒ的にフレームの定義で用いられるアドレスはメモ
リの実アドレスである必要はなく、既に定義済みの配列
の添字であってもよい、このようなフレームの定義の仕
方をすることによって、配列に階層的な属性を与えるこ
とができる。
第３図〜第５図は、フレームの定義・再定義、配列とフ
レームの結合・切断の意味を説明する具体例である。第
３図ではフレームｆ１がメモリＭに対してアドレスでｊ
ｌ 、ｊｌ＋２．ｊｌ＋１．ｊｌ＋３の順にアクセスす
るように定義されており、フレームｆ２が同様にｊ２．
ｊ２４３．ｊ２＋２．ｊ２＋１の順にアクセスするよう
に定義されている。さらに、配列ａ［ｉ ］はフレーム
ｆ１と結合されており、その結果配列要素の値がａ［０
］＝−１，ａ［１］”２．ａ［２］”３．ａ［３］・−
５となっている。
レームの結合・切断の意味を説明する具体例である。第
３図ではフレームｆ１がメモリＭに対してアドレスでｊ
ｌ 、ｊｌ＋２．ｊｌ＋１．ｊｌ＋３の順にアクセスす
るように定義されており、フレームｆ２が同様にｊ２．
ｊ２４３．ｊ２＋２．ｊ２＋１の順にアクセスするよう
に定義されている。さらに、配列ａ［ｉ ］はフレーム
ｆ１と結合されており、その結果配列要素の値がａ［０
］＝−１，ａ［１］”２．ａ［２］”３．ａ［３］・−
５となっている。
第４図は第３図において配列ａ［ｉ］とフレームｆ１を
切断し、新たにフレームｆ２と結合した場合である。こ
の結果、配列ａｉｉｌはフレームｆ２で定義されている
メモリアクセス順序を属性として持ち、配列要素の値は
ａ［０１・−２，ａ［１］＝１．ａ［２］＝４．ａ［３
］＝口となる。第５図は第３図においてフレームｆ１を
メモリアクセス順序がｊ３＋２．ｊ３＋３．ｊ３．ｊ３
４１となるように再定義した場合で、今までの配列ａ［
ｉ］のデータがｉ＝０〜３の順にメモリＭのアドレスｊ
３＋２．ｊ３＋３゜ｊ３．ｊ３＋１に格納され、ｊ３→
３．ｊ３＋１→−５，ｊ３＋２→−１，ｊ３＋３→２と
なる。
切断し、新たにフレームｆ２と結合した場合である。こ
の結果、配列ａｉｉｌはフレームｆ２で定義されている
メモリアクセス順序を属性として持ち、配列要素の値は
ａ［０１・−２，ａ［１］＝１．ａ［２］＝４．ａ［３
］＝口となる。第５図は第３図においてフレームｆ１を
メモリアクセス順序がｊ３＋２．ｊ３＋３．ｊ３．ｊ３
４１となるように再定義した場合で、今までの配列ａ［
ｉ］のデータがｉ＝０〜３の順にメモリＭのアドレスｊ
３＋２．ｊ３＋３゜ｊ３．ｊ３＋１に格納され、ｊ３→
３．ｊ３＋１→−５，ｊ３＋２→−１，ｊ３＋３→２と
なる。
（作用）
フレームの考えを用いた、このような配列のメモリへの
割付けをすることにより、配列にメモリアクセス順序と
いう属性を与えることができ、さらにその属性に従った
配列要素の自動的参照と配列の階層化が可能となる。
割付けをすることにより、配列にメモリアクセス順序と
いう属性を与えることができ、さらにその属性に従った
配列要素の自動的参照と配列の階層化が可能となる。
（実施例）
上記解決手段の実現方法については、フレームを管理す
る部分を専用ハードウェアで実現する方法とソフトウェ
アで実現する方法が考えられる。
る部分を専用ハードウェアで実現する方法とソフトウェ
アで実現する方法が考えられる。
第６図はソフトウェアによる方法の概念図である。Ｄｌ
はフレーム管理プログラム、Ｂ２． Ｂ３はメモリであ
る。まずメモリー上にフレーム情報を格納する領域Ｄ２
を作る。ここには、メモリアクセス順序の指定方法を表
わすモードとそのモードに応じたパラメータが記憶され
ている。第６図においてモード（０）はアクセスアドレ
スを全て列挙するもので第１パラメータとしてアクセス
回数が格納されており、モード（１）は連続したメモリ
領域をアクセスするために最初のアドレスとアクセス回
数を指定するものである。さらにこれらのフレーム情報
の設定とその情報を用いたメモリアクセスを行なうフレ
ーム管理プログラムＤ１を用意する。このプログラムで
は、配列がどのフレームに結合されているかという情報
や次にアクセスするアドレスなどを管理している。配列
の参照が検知されると、フレーム管理プログラムＤ１は
まずその配列のフレ−ム情報を調べに行き、次にそのフ
レーム情報に従ったアドレス計算を行ない、メモリにア
クセスする。専用ハードウェアによる方法はフレーム管
理プログラムやフレーム情報格納部の全てまたは一部を
専用ハードウェア化する。
はフレーム管理プログラム、Ｂ２． Ｂ３はメモリであ
る。まずメモリー上にフレーム情報を格納する領域Ｄ２
を作る。ここには、メモリアクセス順序の指定方法を表
わすモードとそのモードに応じたパラメータが記憶され
ている。第６図においてモード（０）はアクセスアドレ
スを全て列挙するもので第１パラメータとしてアクセス
回数が格納されており、モード（１）は連続したメモリ
領域をアクセスするために最初のアドレスとアクセス回
数を指定するものである。さらにこれらのフレーム情報
の設定とその情報を用いたメモリアクセスを行なうフレ
ーム管理プログラムＤ１を用意する。このプログラムで
は、配列がどのフレームに結合されているかという情報
や次にアクセスするアドレスなどを管理している。配列
の参照が検知されると、フレーム管理プログラムＤ１は
まずその配列のフレ−ム情報を調べに行き、次にそのフ
レーム情報に従ったアドレス計算を行ない、メモリにア
クセスする。専用ハードウェアによる方法はフレーム管
理プログラムやフレーム情報格納部の全てまたは一部を
専用ハードウェア化する。
第７図〜第１１図は実施例に基づくプログラミング例で
ある。これらの例においては、フレームの定義はｆｒａ
ｍｅというキーワードを用いて、ｆｌｌｆｒａｍｅ ｆ
ｌ ［Ｍ；Ｘ、Ｘ＋１．Ｘ＋２．Ｘ＋３］（２１ｆ
ｒａｍｅ Ｉ２（ｉ） （Ｍ；ｉ；Ｎｌのように
記述しである。（１）はｆｌがＭで識別されるメモリの
アドレスＸ、Ｘ＋１．Ｘ＋２．Ｘ＋３を順にアクセスす
るフレームであることを定義しており、（２１はＩ２が
ｉを引数として取り、ｉから連続したＮ個のアドレスを
アクセスするフレームであることを定義している。また
、配列をフレームに結合するのは、 ｍａｐ ａ［］ ｆ２（Ｙ） のように記述しである。これは、配列ａ［］をフフレー
ムｆ（Ｙ）と結合することを表わす。
ある。これらの例においては、フレームの定義はｆｒａ
ｍｅというキーワードを用いて、ｆｌｌｆｒａｍｅ ｆ
ｌ ［Ｍ；Ｘ、Ｘ＋１．Ｘ＋２．Ｘ＋３］（２１ｆ
ｒａｍｅ Ｉ２（ｉ） （Ｍ；ｉ；Ｎｌのように
記述しである。（１）はｆｌがＭで識別されるメモリの
アドレスＸ、Ｘ＋１．Ｘ＋２．Ｘ＋３を順にアクセスす
るフレームであることを定義しており、（２１はＩ２が
ｉを引数として取り、ｉから連続したＮ個のアドレスを
アクセスするフレームであることを定義している。また
、配列をフレームに結合するのは、 ｍａｐ ａ［］ ｆ２（Ｙ） のように記述しである。これは、配列ａ［］をフフレー
ムｆ（Ｙ）と結合することを表わす。
第７図は７ トＬ／ スＸ、Ｘ＋１．Ｘ＋２．−、Ｘ十
Ｎ−１のデータをそのままアドレスＹ、Ｙ＋１．Ｙ＋２
．・・・、Ｙ＋Ｎ−１へ転送する処理のフローチャート
である。Ｅｌでアドレスｉ。
Ｎ−１のデータをそのままアドレスＹ、Ｙ＋１．Ｙ＋２
．・・・、Ｙ＋Ｎ−１へ転送する処理のフローチャート
である。Ｅｌでアドレスｉ。
ｉ＋１．、ｉ＋２．・・・、ｉ＋Ｎ−１というアクセス
順序を持ったフレームを定義し、Ｆ２． Ｆ３で配列ａ
［］、 ｂ［］をそれぞれフレームｆ（Ｘ）、 ｆ（Ｙ
）に結合する。Ｆ４で配列ａ［］の内容を配列ｂ［］に
代入する。配列ａ［］、 ｂ［］には配列アクセス順序
という属性が与えられているため、Ｆ４のように添字を
操作しない表現方法で全ての配列要素に対して、転送を
行なうことができる。すなわち、一括処理の表現方法と
して優れている。
順序を持ったフレームを定義し、Ｆ２． Ｆ３で配列ａ
［］、 ｂ［］をそれぞれフレームｆ（Ｘ）、 ｆ（Ｙ
）に結合する。Ｆ４で配列ａ［］の内容を配列ｂ［］に
代入する。配列ａ［］、 ｂ［］には配列アクセス順序
という属性が与えられているため、Ｆ４のように添字を
操作しない表現方法で全ての配列要素に対して、転送を
行なうことができる。すなわち、一括処理の表現方法と
して優れている。
第８図は第７図と全く同じ処理をフレームの再定義を用
いて行ったものである。ＦｌでアドレスＸ。
いて行ったものである。ＦｌでアドレスＸ。
ｘ＋ｔ、ｘ＋ｚ、・・・、Ｘ＋Ｎ〜１の順にアクセスす
るフレームｆを定義し、Ｆ２で配列ａ［］をフレームｆ
と結合する。Ｆ３でｆをアドレスＹ、Ｙ＋１．Ｙ＋２．
・・・パ十Ｎ−１の順にアクセスするフレームに再定義
すると、ａ［１の内容すなわちアドレスＸ、Ｘ＋ｌ、Ｘ
＋２．・・・、Ｘ＋Ｎ−１に格納されているデータが、
アドレスＹ、Ｙ＋１．Ｙ＋２．・・・、Ｙ＋Ｎ−１に転
送される。
るフレームｆを定義し、Ｆ２で配列ａ［］をフレームｆ
と結合する。Ｆ３でｆをアドレスＹ、Ｙ＋１．Ｙ＋２．
・・・パ十Ｎ−１の順にアクセスするフレームに再定義
すると、ａ［１の内容すなわちアドレスＸ、Ｘ＋ｌ、Ｘ
＋２．・・・、Ｘ＋Ｎ−１に格納されているデータが、
アドレスＹ、Ｙ＋１．Ｙ＋２．・・・、Ｙ＋Ｎ−１に転
送される。
第９図は１次元メモリを折り返し長しの２次元画像デー
タを格納しているメモリと見なしたとき、３×３の大き
さの領域を左回りに９０度回転した新しい画像データを
作り、メモリに格納する処理のフローチャートである。
タを格納しているメモリと見なしたとき、３×３の大き
さの領域を左回りに９０度回転した新しい画像データを
作り、メモリに格納する処理のフローチャートである。
Ｇ１でアドレスｉのまわりの３×３の領域を順にアクセ
スするフレーム５ｒｃ（ｉ）を定義し、Ｇ２で５ｒｃ（
ｉ）を左回りに９０度回転した順序にアクセスするフレ
ームｄｓｔ（ｉ）を定義する。Ｇ３で配列ａ［］をフレ
ーム５ｒｃ（Ｘ）に、Ｇ４で配列ｂ［］をフレームｄｓ
ｔ（Ｙ）にそれぞれ結合し、Ｇ５で配列ａ［］を配列ｂ
１１へ代入する。これで今考えている３×３の全領域の
データに対してａ［］からｂ［］への代入が行なわれる
。
スするフレーム５ｒｃ（ｉ）を定義し、Ｇ２で５ｒｃ（
ｉ）を左回りに９０度回転した順序にアクセスするフレ
ームｄｓｔ（ｉ）を定義する。Ｇ３で配列ａ［］をフレ
ーム５ｒｃ（Ｘ）に、Ｇ４で配列ｂ［］をフレームｄｓ
ｔ（Ｙ）にそれぞれ結合し、Ｇ５で配列ａ［］を配列ｂ
１１へ代入する。これで今考えている３×３の全領域の
データに対してａ［］からｂ［］への代入が行なわれる
。
第１０図は第９図と全く同じ処理をフレームの再定義を
用いて行ったものである。第１１図は前の２つの例と同
じように、メモリを折り返し長しの２次元画像データを
格納しているものと見なした場合に、３×３のマスク処
理を３種類行なうものである。１１で３×３の領域を順
にアクセスするフレーム５ｒｃ（ｉ）を定義し、Ｉ２で
配列ａ［］をフレーム５ｒｃ（八〉に結合する。］３で
アドレスｉ、ｉ＋１．ｉ＋２．−。
用いて行ったものである。第１１図は前の２つの例と同
じように、メモリを折り返し長しの２次元画像データを
格納しているものと見なした場合に、３×３のマスク処
理を３種類行なうものである。１１で３×３の領域を順
にアクセスするフレーム５ｒｃ（ｉ）を定義し、Ｉ２で
配列ａ［］をフレーム５ｒｃ（八〉に結合する。］３で
アドレスｉ、ｉ＋１．ｉ＋２．−。
ｉ＋Ｎ−１を順にアクセスするフレームｄｓｔ（ｉ＞を
定義し、■４〜Ｉ６で配列ｂ［］、ｃ［］、ｄ［］をフ
レームｄｓｔ（Ｂ）、ｄｓｔ（Ｃ）、ｄｓｔ（Ｄ）にそ
れぞれ結合する。］７で配列ａ［］とマスクデータの配
列ｍ１［］との内積演算を行なう。ここで、ａ［］の９
個の配列要素と １１１の９個の配列要素の積を順にと
り、それらの和を取る操作をａ［］・ ］１１のように
ベクトル演算として表現している。１８．１９について
も同様である。もし第１図のように１７．１８． ］９
が同時に行なえないような場合でも、本方式を用いれば
同じアクセス順序を何回も指定しなくてもよいことにな
る。
定義し、■４〜Ｉ６で配列ｂ［］、ｃ［］、ｄ［］をフ
レームｄｓｔ（Ｂ）、ｄｓｔ（Ｃ）、ｄｓｔ（Ｄ）にそ
れぞれ結合する。］７で配列ａ［］とマスクデータの配
列ｍ１［］との内積演算を行なう。ここで、ａ［］の９
個の配列要素と １１１の９個の配列要素の積を順にと
り、それらの和を取る操作をａ［］・ ］１１のように
ベクトル演算として表現している。１８．１９について
も同様である。もし第１図のように１７．１８． ］９
が同時に行なえないような場合でも、本方式を用いれば
同じアクセス順序を何回も指定しなくてもよいことにな
る。
（発明の効果）
以上述べたように本発明は、配列に対し同じ順序パター
ンのアクセスを頻繁にする場合に、同様なアクセス順序
の指定を何回もする必要がなく、また大量のデータを−
まとめにして処理する簡便なベクトル演算的表現方法を
用いることができ非常に効果的である。
ンのアクセスを頻繁にする場合に、同様なアクセス順序
の指定を何回もする必要がなく、また大量のデータを−
まとめにして処理する簡便なベクトル演算的表現方法を
用いることができ非常に効果的である。
第１図は従来の配列割付は方式に基づくプログラミング
の例を示す図、第２図は本発明で主張するフレームを用
いた配列の割付は方式の概念図、第３図〜第５図はフレ
ームの定義、配列とフレームの結合の意味を説明するた
めの図、第６図はフレーム管理プログラムというソフト
ウェアを用いた方法による実施例を説明するための図、
第７図〜第８図はデータ転送プログラムのフローチャー
ト、第９図〜第１０図は３Ｘ３の画像領域を左回りに９
０度回転した新しい画像を作るプログラムのフローチャ
ート、第１１図は３×３の画像領域に対して３種類のマ
スク処理をするプログラムのフロー第１図 Ｂ１ 第２図 第４図 第５図 メモリＭ 第６図 第８図 第９図 第１０図 第１１図
の例を示す図、第２図は本発明で主張するフレームを用
いた配列の割付は方式の概念図、第３図〜第５図はフレ
ームの定義、配列とフレームの結合の意味を説明するた
めの図、第６図はフレーム管理プログラムというソフト
ウェアを用いた方法による実施例を説明するための図、
第７図〜第８図はデータ転送プログラムのフローチャー
ト、第９図〜第１０図は３Ｘ３の画像領域を左回りに９
０度回転した新しい画像を作るプログラムのフローチャ
ート、第１１図は３×３の画像領域に対して３種類のマ
スク処理をするプログラムのフロー第１図 Ｂ１ 第２図 第４図 第５図 メモリＭ 第６図 第８図 第９図 第１０図 第１１図
Claims (1)
- データを格納するためのメモリと、そのメモリに対する
アクセス順序等のアクセス環境を複数個記憶する手段と
、配列変数をアクセス環境と結合および切断する手段と
、アクセス環境に従ってメモリにアクセスする手段とか
らなることを特徴とする配列割付け方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314987A JPS63228228A (ja) | 1987-03-17 | 1987-03-17 | 配列割付け方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6314987A JPS63228228A (ja) | 1987-03-17 | 1987-03-17 | 配列割付け方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63228228A true JPS63228228A (ja) | 1988-09-22 |
Family
ID=13220895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6314987A Pending JPS63228228A (ja) | 1987-03-17 | 1987-03-17 | 配列割付け方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63228228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009265947A (ja) * | 2008-04-25 | 2009-11-12 | Meidensha Corp | プログラマブルコントローラのデータアクセス方式 |
-
1987
- 1987-03-17 JP JP6314987A patent/JPS63228228A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009265947A (ja) * | 2008-04-25 | 2009-11-12 | Meidensha Corp | プログラマブルコントローラのデータアクセス方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995765B2 (en) | System, method, and computer program product for optimization of a scene graph | |
| JP2680255B2 (ja) | オブジェクト指向環境においてデータを転送するためのシステム及び方法 | |
| US4901251A (en) | Apparatus and methodology for automated filling of complex polygons | |
| US7137066B2 (en) | Binary cache file format for themeing the visual appearance of a computer system | |
| US6985150B2 (en) | Accelerator control unit configured to manage multiple hardware contexts | |
| US20080052460A1 (en) | Method and apparatus for accessing a multi ordered memory array | |
| JP7121101B2 (ja) | データ処理方法、装置、及び関連製品 | |
| JPH0816932B2 (ja) | グラフイツク表示システム | |
| JP2969153B2 (ja) | レコード検索方法 | |
| CN101145239A (zh) | 绘图处理单元及处理边框颜色信息的方法 | |
| JPS63228228A (ja) | 配列割付け方式 | |
| US10529100B2 (en) | Interaction-driven format for graph visualization | |
| JP2002024298A (ja) | ３次元形状処理装置、３次元形状表示方法およびその方法を実施するためのプログラムを記憶した記憶媒体 | |
| US6504547B1 (en) | Standardization of graphics system logical frame buffer | |
| JPS6347835A (ja) | パイプライン計算機 | |
| EP1248194A1 (en) | Method for facilitating data sharing between application programs and accesses to peripheral apparatuses with application programs by using shared addresses | |
| US4964064A (en) | Method and apparatus for constraint-oriented inference | |
| US8275809B2 (en) | Object processing system using an object model | |
| JPH08115238A (ja) | ファイルシステム | |
| JPH02148173A (ja) | 木構造図作成システム | |
| JP2735921B2 (ja) | アドレス定義操作装置 | |
| Demidova et al. | Application of Machine Learning and Parallel Computing to Search for Hypersurfaces Containing Data in Non-Linear Spaces | |
| US20210240473A1 (en) | Processor device | |
| US20100031197A1 (en) | Design package data format | |
| JPH0421881B2 (ja) |