JPS63227201A - ハイブリツド回路 - Google Patents
ハイブリツド回路Info
- Publication number
- JPS63227201A JPS63227201A JP6180487A JP6180487A JPS63227201A JP S63227201 A JPS63227201 A JP S63227201A JP 6180487 A JP6180487 A JP 6180487A JP 6180487 A JP6180487 A JP 6180487A JP S63227201 A JPS63227201 A JP S63227201A
- Authority
- JP
- Japan
- Prior art keywords
- line
- hybrid
- circuit
- coupled
- lambda
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 17
- 238000002955 isolation Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000003786 synthesis reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
増幅回路に用いられるブランチライン型ハイブリッドに
おいて、該ハイブリッドのアイソレーション部のλ／４
線路をλ／４結合線路に置き換えたことを特徴とするも
の。
おいて、該ハイブリッドのアイソレーション部のλ／４
線路をλ／４結合線路に置き換えたことを特徴とするも
の。
本発明は、複数個の高出力ＧａＡｓ ＰＥＴによる増幅
などに使用されるハイブリッド回路に関する。
などに使用されるハイブリッド回路に関する。
マイクロ波増幅器も他のマイクロ波回路素子と同様、低
コストなものが要求され、このため部品数及び組み立て
工数の削減が必要である。また、限られたスペースの中
で・、有効な場所の使い方も必要とされる。
コストなものが要求され、このため部品数及び組み立て
工数の削減が必要である。また、限られたスペースの中
で・、有効な場所の使い方も必要とされる。
従来のブランチライン型ハイブリッドを使用した高出力
ＧａＡｓ ＰＥＴ増幅器を第３図に示す、この図で１０
入力端のハイブリッドで、リングを構成するその各部分
１０ａ〜１０ｄの長さは全てλ／４である。２０は出力
側のハイブリッドで、やはりリングを構成するその各部
分２０ａ〜２０ｄの長さはλ／４である。Ｑｌｌ Ｃ２
はＧａＡｓ ＦＥＴで、Ｇはそのゲート、Ｄはドレイン
、Ｓはソースである。
ＧａＡｓ ＰＥＴ増幅器を第３図に示す、この図で１０
入力端のハイブリッドで、リングを構成するその各部分
１０ａ〜１０ｄの長さは全てλ／４である。２０は出力
側のハイブリッドで、やはりリングを構成するその各部
分２０ａ〜２０ｄの長さはλ／４である。Ｑｌｌ Ｃ２
はＧａＡｓ ＦＥＴで、Ｇはそのゲート、Ｄはドレイン
、Ｓはソースである。
図示のようにＱ１、Ｑ２のゲートはストリップ線路１２
．１６およびコンデンサＣ１，Ｃ２を介して入力側ハイ
ブリッド１００分岐点へ、またドレインはストリップ線
路１４．１８およびコンデンサＣ３，Ｃ４を介して出力
側ハイブリッド２０の分岐点へ接続される。
．１６およびコンデンサＣ１，Ｃ２を介して入力側ハイ
ブリッド１００分岐点へ、またドレインはストリップ線
路１４．１８およびコンデンサＣ３，Ｃ４を介して出力
側ハイブリッド２０の分岐点へ接続される。
このブランチライン型ハイブリッドの動作は既知の通り
で、入力は１０ａを通って０２へ、また１０ｂと１０ｃ
および１０ａと１０ｄを通って（これらは同じ長さなの
で結合点では同相、従って加わり合う）Ｃ＋へ至り、各
々１／２がトランジスタＱｌ、Ｑ２のゲートへ入る。Ｒ
１は反射波吸収用のダミー抵抗である。入力端からこの
ダミーへは１０ｂおよび、１０ａと１０ｄと１０ｃの経
路があるが、１０ａ〜１０ｄは各々λ／４長であるから
１０ｂを通ったものと１０ａ、１０ｄ、１０Ｃを通った
ものではλ／２の差があり、打消し合う。つまり、入力
がＲ１へ漏出することはない。
で、入力は１０ａを通って０２へ、また１０ｂと１０ｃ
および１０ａと１０ｄを通って（これらは同じ長さなの
で結合点では同相、従って加わり合う）Ｃ＋へ至り、各
々１／２がトランジスタＱｌ、Ｑ２のゲートへ入る。Ｒ
１は反射波吸収用のダミー抵抗である。入力端からこの
ダミーへは１０ｂおよび、１０ａと１０ｄと１０ｃの経
路があるが、１０ａ〜１０ｄは各々λ／４長であるから
１０ｂを通ったものと１０ａ、１０ｄ、１０Ｃを通った
ものではλ／２の差があり、打消し合う。つまり、入力
がＲ１へ漏出することはない。
トランジスタＱ＋で増幅された出力はＣ３から２０ａを
通って出力端へ、またトランジスタＱ２で増幅された出
力はＣ４から２０Ｃと２０ｂ及び２０ｄと２０ａを通っ
て出力端へ至り、そしてこれらは出力端では同相になっ
て加わり合い、こうして並列２増幅素子による増幅が行
なわれる。Ｒ２はＲ１と同様の反射波吸収用ダミー抵抗
である。
通って出力端へ、またトランジスタＱ２で増幅された出
力はＣ４から２０Ｃと２０ｂ及び２０ｄと２０ａを通っ
て出力端へ至り、そしてこれらは出力端では同相になっ
て加わり合い、こうして並列２増幅素子による増幅が行
なわれる。Ｒ２はＲ１と同様の反射波吸収用ダミー抵抗
である。
このマイクロ波増幅回路ではトランジスタＱｌ。
Ｃ２にドレイン電圧Ｖｄ（例えばｌ０Ｖ）およびゲート
電圧Ｖｇ（例えば−５Ｖ）を供給する必要があるが、こ
れらは線路１２，１４．１６．１８に対して行なわれる
。コンデンサ０１〜Ｃ４は、この直流電圧電流が人、出
力端へ漏れないようにカットするものである。
電圧Ｖｇ（例えば−５Ｖ）を供給する必要があるが、こ
れらは線路１２，１４．１６．１８に対して行なわれる
。コンデンサ０１〜Ｃ４は、この直流電圧電流が人、出
力端へ漏れないようにカットするものである。
このように従来のブランチライン型ハイブリッド使用マ
イクロ波増幅回路では４個の直流遮断用コンデンサＣｌ
−Ｃ４が必要であった。またバイアス回路（ゲート、ド
レイン電圧供給回路）を設ける場所が、コンデンサＣ＋
−ＣａよりトランジスタＱｌ、Ｑ２までの線路部分と限
定されてしまう欠点があった。小型化するとこの線路部
分の長さは短かく、バイアス回路取付けが容易でなくな
る。
イクロ波増幅回路では４個の直流遮断用コンデンサＣｌ
−Ｃ４が必要であった。またバイアス回路（ゲート、ド
レイン電圧供給回路）を設ける場所が、コンデンサＣ＋
−ＣａよりトランジスタＱｌ、Ｑ２までの線路部分と限
定されてしまう欠点があった。小型化するとこの線路部
分の長さは短かく、バイアス回路取付けが容易でなくな
る。
本発明はか−る点を改善し、個別部品であるコンデンサ
０１〜Ｃ４を使用する必要がな（、従ってその取付作業
が不要であり、またバイアス回路を取付ける領域が広い
ようにしようとするものである。
０１〜Ｃ４を使用する必要がな（、従ってその取付作業
が不要であり、またバイアス回路を取付ける領域が広い
ようにしようとするものである。
第１図に本発明のブランチライン型ハイブリッド回路の
原理図を示す。第３図と対応する部分には同じ符号が付
しである０本発明ではブランチライン型ハイブリッド回
路１０．２０のアイソレーション線路１０ｂ、１０ｄ、
２０ｄ、２０ｂにλ／４結合線路を用い、ダｉ ＲＩ
ＩＲ２はオーブンダミーをまた人、出力端にコンデンサ
Ｃ５，Ｃ・を用い、コンデンサ０１〜Ｃ４は除いた点が
第３図と異なる。
原理図を示す。第３図と対応する部分には同じ符号が付
しである０本発明ではブランチライン型ハイブリッド回
路１０．２０のアイソレーション線路１０ｂ、１０ｄ、
２０ｄ、２０ｂにλ／４結合線路を用い、ダｉ ＲＩ
ＩＲ２はオーブンダミーをまた人、出力端にコンデンサ
Ｃ５，Ｃ・を用い、コンデンサ０１〜Ｃ４は除いた点が
第３図と異なる。
本発明ではハイブリッド部に直流遮断用コンデンサＣ＋
＝Ｃａをパターンで組込んでしまったので、該コンデン
サを使用する必要がな（、それらを取付ける作業が不要
になる０代りに、人、出力端に直流遮断用コンデンサＣ
５，Ｃａが必要になるが、これは各１個であるから、各
ハイブリッドでコンデンサを°１つずつ節減可能である
。
＝Ｃａをパターンで組込んでしまったので、該コンデン
サを使用する必要がな（、それらを取付ける作業が不要
になる０代りに、人、出力端に直流遮断用コンデンサＣ
５，Ｃａが必要になるが、これは各１個であるから、各
ハイブリッドでコンデンサを°１つずつ節減可能である
。
またこの構成ではバイアス回路はＣｓ、 Ｃｓ。
Ｒ１，Ｒ２のハイブリッド側に取付けてもよいので、バ
イアス回路を設ける場所の自由度が増す。
イアス回路を設ける場所の自由度が増す。
第２図に本発明の実施例を示す、やはり第１図、第３図
に対応する部分には同じ符号が付しである。
に対応する部分には同じ符号が付しである。
斜線はバイアス回路取付可能部分を示す。λ／４結合線
路１０ｂ、１０ｄ、２０ｄ、２０ｂは間隔をおいて平行
に走る２本のストリップ線路で、この型のコンデンサ（
直流阻止回路）は例えば特公昭５１−５７４２に開示さ
れている。第４図（ａ）はλ／４結合線路１０ｂ、１０
ｄ、・・・・・・を模擬的に示す図で（ｂ） （Ｃ）は
（ａｌのＡ−Ａ線断面図である。２は誘電体、３は接地
導体である。この図を参照してλ／４結合線路がλ／４
線路と同様に機能することを以下説明する。
路１０ｂ、１０ｄ、２０ｄ、２０ｂは間隔をおいて平行
に走る２本のストリップ線路で、この型のコンデンサ（
直流阻止回路）は例えば特公昭５１−５７４２に開示さ
れている。第４図（ａ）はλ／４結合線路１０ｂ、１０
ｄ、・・・・・・を模擬的に示す図で（ｂ） （Ｃ）は
（ａｌのＡ−Ａ線断面図である。２は誘電体、３は接地
導体である。この図を参照してλ／４結合線路がλ／４
線路と同様に機能することを以下説明する。
今、第４図（ｂ）のＡモード、同図（Ｃ）のＢモードに
おける結合線路１ａ、ｌｂの特性インピーダンスをＺｏ
ａ、Ｚｏｂ、位相定数をβａ、βｂとすると、。
おける結合線路１ａ、ｌｂの特性インピーダンスをＺｏ
ａ、Ｚｏｂ、位相定数をβａ、βｂとすると、。
この結合線路の入力インピーダンスＺｉｎは・・・・・
・（１） 但しＺＯは線路１ａ、ｌｂと接地導体３で構成される線
路の特性インピーダンス で表わせる。ＶＳＷＲが１．０になるようにＺ ｉｎ＝
Ｚ 。
・（１） 但しＺＯは線路１ａ、ｌｂと接地導体３で構成される線
路の特性インピーダンス で表わせる。ＶＳＷＲが１．０になるようにＺ ｉｎ＝
Ｚ 。
にすると、
になる。この結合線路ではＺｉｎがこの（２）式のＺ。
になるように線路幅および間隔を設定する。
次にこの結合線路の位相遅れは、第４図（ｄ）の如く電
圧、電流を定めるとＶ ｓ ／ Ｖ ＋であり、これは Ｖ ４ ／ Ｖ Ｉ＝ ｅ ’βａｔ
・・・・・・（３）で表わせる。今、 ｃｏｓβａ ＩＩ ＋ ｃｏｓβｂ ｊ！ ＝ Ｏ−・
−（４）とすると、（４）式を変形して βａ＋βｂ＝２π／λ ・・・・・・（５
）となる、マイクロ波集積回路では誘電体の影響でβａ
−βｂにはならないが、βａＩｌ、 βｂ１を９０°
付近に選ぶ、つまりΔを微小角としてβａｌ＝９０°
＋Δ ・・・・・・（６）βｂｊ！−９
０’ −Δ にする、このようにすれば βａ＃βｂ′＝！β ・・・・・・
（７）一方、λ／４線路の位相遅れＤは Ｄ−ｅ−ｊβ員 ・・・・・・（
８）そしてｉ−λ／４にすれば（３）式は Ｖ ａ ／ Ｖ Ｉ＝ ｅ−ＪＩ”Ｖ４
・” ・・・（９）となり、（７） （８） （９１
式よりλ／４結合線路の位相遅れとλ／４線路の位相遅
れははり同じになることが分る。
圧、電流を定めるとＶ ｓ ／ Ｖ ＋であり、これは Ｖ ４ ／ Ｖ Ｉ＝ ｅ ’βａｔ
・・・・・・（３）で表わせる。今、 ｃｏｓβａ ＩＩ ＋ ｃｏｓβｂ ｊ！ ＝ Ｏ−・
−（４）とすると、（４）式を変形して βａ＋βｂ＝２π／λ ・・・・・・（５
）となる、マイクロ波集積回路では誘電体の影響でβａ
−βｂにはならないが、βａＩｌ、 βｂ１を９０°
付近に選ぶ、つまりΔを微小角としてβａｌ＝９０°
＋Δ ・・・・・・（６）βｂｊ！−９
０’ −Δ にする、このようにすれば βａ＃βｂ′＝！β ・・・・・・
（７）一方、λ／４線路の位相遅れＤは Ｄ−ｅ−ｊβ員 ・・・・・・（
８）そしてｉ−λ／４にすれば（３）式は Ｖ ａ ／ Ｖ Ｉ＝ ｅ−ＪＩ”Ｖ４
・” ・・・（９）となり、（７） （８） （９１
式よりλ／４結合線路の位相遅れとλ／４線路の位相遅
れははり同じになることが分る。
以上より本λ／４結合線路けλ／４線路とインピーダン
ス、位相回り共にはり一致し、ブランチライン型ハイブ
リッドに組込〃でも正常動作が期待できることが分る。
ス、位相回り共にはり一致し、ブランチライン型ハイブ
リッドに組込〃でも正常動作が期待できることが分る。
以上説明したように本発明では直流カット用コンデンサ
の数を低減することができ、またバイアス回路を設ける
場所の自由度を増すことができる。
の数を低減することができ、またバイアス回路を設ける
場所の自由度を増すことができる。
即ち、従来は直流カット用コンデンサ０１〜Ｃ４の位置
からトランジスタＱｌ、Ｑ２までの間にバイアス回路を
取付けなければならなかったが、本発明ではバイアス回
路をハイブリッドの外側に持って行くこともでき、これ
によりハイブリッド回路を小型にできたり、またトラン
ジスタＱ＋、Ｑ２の調整箇所を増やしたりすることがで
きる。
からトランジスタＱｌ、Ｑ２までの間にバイアス回路を
取付けなければならなかったが、本発明ではバイアス回
路をハイブリッドの外側に持って行くこともでき、これ
によりハイブリッド回路を小型にできたり、またトラン
ジスタＱ＋、Ｑ２の調整箇所を増やしたりすることがで
きる。
第１図は本発明の原理説明図、
第２図は本発明の実施例を示す説明図、第３図は従来例
の説明図、 第４図は特性計算についての説明図である。 第１図で１０．２０はハイブリッド回路、Ｑ ＋ 。 Ｑ２はＧａ５ａ ＦＩＥＴ）ランジスタ、１０ｂ、１０
ｄ。 ２０ｂ、２０ｄはλ／４結合線路である。
の説明図、 第４図は特性計算についての説明図である。 第１図で１０．２０はハイブリッド回路、Ｑ ＋ 。 Ｑ２はＧａ５ａ ＦＩＥＴ）ランジスタ、１０ｂ、１０
ｄ。 ２０ｂ、２０ｄはλ／４結合線路である。
Claims (1)
- 【特許請求の範囲】 増幅素子（Ｑ＿１、Ｑ＿２）に対する電力分配・合成
に使用されるブランチライン型ハイブリッド回路（１０
、２０）において、 アイソレーション部のλ／４線路（１０ｂ、１０ｄ、２
０ｄ、２０ｂ）に、λ／４結合線路を用いたことを特徴
とするハイブリッド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180487A JPS63227201A (ja) | 1987-03-17 | 1987-03-17 | ハイブリツド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180487A JPS63227201A (ja) | 1987-03-17 | 1987-03-17 | ハイブリツド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227201A true JPS63227201A (ja) | 1988-09-21 |
Family
ID=13181644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6180487A Pending JPS63227201A (ja) | 1987-03-17 | 1987-03-17 | ハイブリツド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227201A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07336145A (ja) * | 1994-06-06 | 1995-12-22 | Fukushima Nippon Denki Kk | 周波数逓倍器 |
| JP2002057502A (ja) * | 2000-07-25 | 2002-02-22 | Korea Advanced Inst Of Sci Technol | 超高周波二極双投スイッチ、超高周波分配／伝送スイッチ及び電力増幅装置 |
-
1987
- 1987-03-17 JP JP6180487A patent/JPS63227201A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07336145A (ja) * | 1994-06-06 | 1995-12-22 | Fukushima Nippon Denki Kk | 周波数逓倍器 |
| JP2002057502A (ja) * | 2000-07-25 | 2002-02-22 | Korea Advanced Inst Of Sci Technol | 超高周波二極双投スイッチ、超高周波分配／伝送スイッチ及び電力増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633337B2 (en) | Feedback-type variable gain amplifier and method of controlling the same | |
| JPS60233912A (ja) | 分布増幅器 | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| CN100514851C (zh) | 分布式放大器 | |
| US10116276B2 (en) | Power amplifier circuit | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| US4668920A (en) | Power divider/combiner circuit | |
| JPS63253708A (ja) | マイクロ波電力合成ｆｅｔ増幅器 | |
| US10630250B2 (en) | Power amplifier device | |
| SE7601729L (sv) | Differentialforsterkare | |
| JPH04502539A (ja) | 単一入力／差出力増幅器 | |
| EP0196098B1 (en) | Broadband amplifier/mixer | |
| JPS60235513A (ja) | 増幅回路 | |
| US5386130A (en) | Semiconductor device comprising a broadband and high-gain monolithic integrated circuit for a distributed amplifier | |
| JPS63227201A (ja) | ハイブリツド回路 | |
| US20090219087A1 (en) | Travelling wave amplifier | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| KR970055703A (ko) | 능동 직각 전력 분배기 | |
| EP0176331A2 (en) | Power divider/combiner circuit | |
| US7602169B1 (en) | Input cancellation circuit | |
| US4853564A (en) | GaAs monolithic true logarithmic amplifier | |
| JPH02246405A (ja) | 帰還形電界効果トランジスタ増幅器 | |
| JP2001177352A (ja) | 半導体集積回路 |