JPS63227111A - Narrow band-pass filter - Google Patents
Narrow band-pass filterInfo
- Publication number
- JPS63227111A JPS63227111A JP6170187A JP6170187A JPS63227111A JP S63227111 A JPS63227111 A JP S63227111A JP 6170187 A JP6170187 A JP 6170187A JP 6170187 A JP6170187 A JP 6170187A JP S63227111 A JPS63227111 A JP S63227111A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- signal
- pass filter
- bandpass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は狭帯域フィルタに関し、特に、ボケ・yトベル
および自動車電話等における複数のトーン信号に対応す
る狭帯域フィルタに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a narrow band filter, and particularly to a narrow band filter that can handle multiple tone signals in blur, Y-to-bel, and car telephones.
近年、ポケットベルおよび自動車電話等におけるように
、情報伝送手段として複数のトーン信号を用い、受信側
において前記トーン信号の有無を検出して、種々の制御
等を行う通信システムに対する需要が増大している。こ
のような通信システムにおいては、従来、受信側におい
て雑音および多数の隣接するトーン信号の中から目的と
するトーン信号を抽出するために、非常に狭帯域の帯域
フィルタを用いているのが一般である。In recent years, there has been an increasing demand for communication systems such as pagers and car phones that use multiple tone signals as an information transmission means, detect the presence or absence of the tone signals on the receiving side, and perform various controls. There is. Conventionally, in such communication systems, a very narrow bandpass filter is generally used on the receiving side to extract the desired tone signal from noise and a large number of adjacent tone signals. be.
上述した従来の狭帯域フィルタを用いる場合には、通過
帯域特性が極めて狭帯域であるために、入力されるトー
ン信号の周波数の変動、または狭帯域フィルダ自体にお
ける中心周波数の偏差が無視できなくなり、トーン信号
の周波数と狭帯域フィルタの中心周波数が一致しないた
め、前記狭帯域フィルタの出力信号のレベルおよび位相
等が著しく変動する。このため、通信する相手側が変わ
るたびに、出力されるトーン信号の検出レベルが変動す
るという欠点があるとともに、トーン信号に位相情報が
付与されている場合には、上述のトーン信号出力におけ
る位相変動により、受信側において誤り信号が検出され
、誤動作を生じる恐れがあるという欠点がある。When using the conventional narrowband filter described above, the passband characteristics are extremely narrow, so fluctuations in the frequency of the input tone signal or deviations in the center frequency of the narrowband filter itself cannot be ignored. Since the frequency of the tone signal and the center frequency of the narrowband filter do not match, the level, phase, etc. of the output signal of the narrowband filter vary significantly. For this reason, there is a drawback that the detection level of the output tone signal fluctuates each time the communication partner changes, and if phase information is attached to the tone signal, the above-mentioned phase fluctuation in the tone signal output Therefore, there is a drawback that an erroneous signal may be detected on the receiving side, resulting in a malfunction.
本発明の狭帯域フィルタは、所定の入力信号に対応して
スイッチトキャパシタ回路により構成される帯域フィル
タと、前記帯域フィルタの出力信号の周波数の整数倍の
周波数を有する駆動用のクロック信号を生成して前記帯
域フィルタを駆動するクロック信号発生手段と、を備え
て構成される。The narrowband filter of the present invention includes a bandpass filter configured by a switched capacitor circuit in response to a predetermined input signal, and a driving clock signal that generates a driving clock signal having a frequency that is an integral multiple of the frequency of the output signal of the bandpass filter. and clock signal generation means for driving the bandpass filter.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の第1の実施例の要部を示すブロック図
である。第1図に示されるように、本実施例は、スイッ
チトキャパシタ回路により構成される帯域フィルタ1と
、位相差検出回路2と、低減フィルタ3と、電圧制御発
振器4と、分周器5と、を備えている。FIG. 1 is a block diagram showing the main parts of a first embodiment of the present invention. As shown in FIG. 1, this embodiment includes a bandpass filter 1 constituted by a switched capacitor circuit, a phase difference detection circuit 2, a reduction filter 3, a voltage controlled oscillator 4, a frequency divider 5, It is equipped with
第1図において、位相差検出回路2、低減フィルタ3、
電圧制御発振器4および分周器5は、帯域フィルタ1の
出力信号を参照信号とする位相同期系を形成している。In FIG. 1, a phase difference detection circuit 2, a reduction filter 3,
The voltage controlled oscillator 4 and the frequency divider 5 form a phase synchronization system using the output signal of the bandpass filter 1 as a reference signal.
端子101を介して入力される複数のトーン信号を含む
入力信号は、帯域フィルタ1を経由して出力され、前記
位相同期系に対する参照信号として位相差検出回路2に
入力される。位相差検出回路2には、分周器5を経由し
て電圧制御発振器4より出力される駆動用のクロック信
号の周波数の1/N(Nは正整数)の周波数の信号も入
力されており、上述の帯域フィルタ1の出力信号と位相
比較され、位相差に対応する位相誤差信号が生成されて
低減フィルタ3に送出される。低域フィルタ3において
平滑化された前記位相誤差信号は、位相制御信号として
電圧制御発振器4に入力されて電圧制御発振器4におい
て生成される駆動用のクロック信号の周波数を制御する
。前記クロック信号は、スイッチトキャパシタ回路によ
り構成される帯域フィルタ1に駆動用として送られると
ともに、分周器5によりクロック周波数がN分周されて
位相差検出回路2に入力される。An input signal including a plurality of tone signals inputted through a terminal 101 is outputted via a bandpass filter 1 and inputted into a phase difference detection circuit 2 as a reference signal for the phase synchronization system. A signal with a frequency of 1/N (N is a positive integer) of the frequency of the driving clock signal output from the voltage controlled oscillator 4 via the frequency divider 5 is also input to the phase difference detection circuit 2. , the phase is compared with the output signal of the bandpass filter 1 described above, and a phase error signal corresponding to the phase difference is generated and sent to the reduction filter 3. The phase error signal smoothed by the low-pass filter 3 is input to the voltage controlled oscillator 4 as a phase control signal to control the frequency of the driving clock signal generated by the voltage controlled oscillator 4. The clock signal is sent for driving to a bandpass filter 1 constituted by a switched capacitor circuit, and the clock frequency is divided by N by a frequency divider 5 and input to a phase difference detection circuit 2.
前述のように、位相差検出回路2、低域フィルタ3、電
圧制御発振器4および分周器5は−っの位相同期系を形
成しており、定常状態においては、電圧制御発振器4か
ら帯域フィルタ1に送られる駆動用のクロック信号の周
波数は、帯域フィルタ1の出力信号の周波数のN倍に等
しくなる。As mentioned above, the phase difference detection circuit 2, the low-pass filter 3, the voltage-controlled oscillator 4, and the frequency divider 5 form a phase synchronization system. The frequency of the driving clock signal sent to the bandpass filter 1 is equal to N times the frequency of the output signal of the bandpass filter 1.
一方、帯域フィルタ1の中心周波数は、駆動クロック信
号の周波数′の1/Nに等しくなるように設計されてい
るため、端子101を介して帯域フィルタ1に入力され
る信号の中の目的とするトーン信号の周波数と帯域フィ
ルタ1の中心周波数とは常に一致した状態に保持され、
端子102からは、目的とする所定のトーン信号が正常
のレベル、正常の位相にて出力される。On the other hand, since the center frequency of the bandpass filter 1 is designed to be equal to 1/N of the frequency ' of the driving clock signal, the center frequency of the bandpass filter 1 is The frequency of the tone signal and the center frequency of the bandpass filter 1 are always maintained in the same state,
A desired predetermined tone signal is output from the terminal 102 at a normal level and a normal phase.
次に、本発明の第2の実施例について説明する。Next, a second embodiment of the present invention will be described.
第2図は前記第2の実施例の要部を示すブロック図で、
ストレッチトキャバシタ回路により構成される帯域フィ
ルタ6と、位相差検出回路7と、切替器8と、分周器9
および10と、を備えている。FIG. 2 is a block diagram showing the main parts of the second embodiment,
A bandpass filter 6 composed of a stretched capacitor circuit, a phase difference detection circuit 7, a switch 8, and a frequency divider 9
and 10.
第2図において、端子103を介して帯域フィルタ6に
入力される信号は、帯域フィルタ6を経由して出力され
、位相差検出回路7に入力される。一方、端子105お
よび106からは、それぞれ基準周波数がfilおよび
f12の基準信号が切替器8に入力されており、位相差
検出回路7から入力される切替制御信号により制御され
て、いずれか一方の基準信号が選択されて分周器9に送
られる。分周器9においては、切替器8より送られてく
る基準信゛号の周波数がMl(Mlは正整数)分周され
て出力され、帯域フィルタ6に入力されるとともに分周
器10にも入力される。分周器10においては、M、分
周された前記基準信号の周波数が更にM2分周されて位
相差検出回路7に入力される。In FIG. 2, a signal inputted to the bandpass filter 6 via the terminal 103 is outputted via the bandpass filter 6 and inputted to the phase difference detection circuit 7. On the other hand, from terminals 105 and 106, reference signals having reference frequencies of fil and f12 are input to the switch 8, which is controlled by a switching control signal input from the phase difference detection circuit 7 to select either one of the reference signals. A reference signal is selected and sent to frequency divider 9. In the frequency divider 9, the frequency of the reference signal sent from the switch 8 is divided by Ml (Ml is a positive integer) and outputted, and is input to the bandpass filter 6 and also to the frequency divider 10. is input. In the frequency divider 10, the frequency of the reference signal divided by M is further divided by M2 and input to the phase difference detection circuit 7.
この場合において、前記基準信号の周波数fi!および
f1□は、端子103より帯域フィルタ6に対する入力
信号の周波数foに対して次式が成立つように設定され
る。In this case, the frequency fi! of the reference signal! and f1□ are set so that the following equation holds true for the frequency fo of the input signal from the terminal 103 to the bandpass filter 6.
f 、1= f o X M I X M 2+Δff
12= f OX M 1X M 2−△f上式にお
いて、Δでは所定の微少周波数偏差値である。従って、
位相差検出回路7においては、帯域フィルタ6から入力
される出力信号と、分周器10から入力される分周され
た基準信号との周波数差に対応して、基準周波数がfl
lおよびf1□の二つの基準信5号の中で、より入力信
号の周波数に適合した一方の基準信号を選択する切替制
御信号が生成され、切替器8に送られる。切替器8にお
いては、端子105および106より入力される二つの
基準信号の入力に対応して、上述の入力信号に適合した
一方の基準信号が選択されて分周器9に送られるが、以
後の動作については既に説明したとおりである。f, 1= f o X M I X M 2+Δff
12=f OX M 1X M 2-Δf In the above equation, Δ is a predetermined minute frequency deviation value. Therefore,
In the phase difference detection circuit 7, the reference frequency is set to fl, corresponding to the frequency difference between the output signal input from the bandpass filter 6 and the frequency-divided reference signal input from the frequency divider 10.
A switching control signal for selecting one of the two reference signals 5, l and f1□, which is more suitable for the frequency of the input signal, is generated and sent to the switch 8. In the switch 8, in response to the input of the two reference signals inputted from the terminals 105 and 106, one of the reference signals that matches the above-mentioned input signal is selected and sent to the frequency divider 9. The operation of is already explained.
従って、第2の実施例においては、分周器9を介して帯
域フィルタ6を駆動するために入力されるクロック信号
の周波数は、f、XM2+Δf/M1およびf、XM2
−Δf/M、の間において、帯域フィルタ6に対する入
力信号の周波数foのM2倍に一致するように自動調整
され、ストレッチトキャパシタ回路により構成される帯
域フィルタ6からは、端子104を介して目的とする所
定のトーン信号が正常のレベル、正常の位相にて出力さ
れる。Therefore, in the second embodiment, the frequencies of the clock signal input to drive the bandpass filter 6 via the frequency divider 9 are f, XM2+Δf/M1 and f,XM2
-Δf/M, the bandpass filter 6 is automatically adjusted to match M2 times the frequency fo of the input signal to the bandpass filter 6. A predetermined tone signal is output at a normal level and a normal phase.
以上説明したように、本発明は、帯域通過特性における
中心周波数を常時入力信号の周波数に対応するように自
動調整することにより、フィルタ出力信号におけるレベ
ル変動および位相偏倚を未然に防止することができると
いう効果がある。As explained above, the present invention can prevent level fluctuations and phase deviations in the filter output signal by automatically adjusting the center frequency in the bandpass characteristic so as to always correspond to the frequency of the input signal. There is an effect.
第1図は本発明の第1の実施例の要部を示すブロック図
、第2図は本発明の第2の実施例の要部を示すブロック
図である。
1.6・・・帯域フィルタ、2,7・・・位相差検出回
路、3・・・低域フィルタ、4・・・電圧制御発振器、
5.9.10・・・分周器、8・・・切替器。
代理人 弁理士 内 原 音
第2図FIG. 1 is a block diagram showing the main parts of a first embodiment of the invention, and FIG. 2 is a block diagram showing the main parts of a second embodiment of the invention. 1.6... Bandpass filter, 2,7... Phase difference detection circuit, 3... Low pass filter, 4... Voltage controlled oscillator,
5.9.10... Frequency divider, 8... Switcher. Agent Patent Attorney Oto Uchihara Figure 2
Claims (1)
より構成される帯域フィルタと、前記帯域フィルタの出
力信号の周波数の整数倍の周波数を有する駆動用のクロ
ック信号を生成して前記帯域フィルタを駆動するクロッ
ク信号発生手段と、を備えることを特徴とする狭帯域フ
ィルタ。A bandpass filter configured by a switched capacitor circuit in response to a predetermined input signal, and a clock that drives the bandpass filter by generating a driving clock signal having a frequency that is an integral multiple of the frequency of the output signal of the bandpass filter. A narrowband filter comprising: signal generating means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6170187A JPS63227111A (en) | 1987-03-16 | 1987-03-16 | Narrow band-pass filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6170187A JPS63227111A (en) | 1987-03-16 | 1987-03-16 | Narrow band-pass filter |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63227111A true JPS63227111A (en) | 1988-09-21 |
Family
ID=13178810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6170187A Pending JPS63227111A (en) | 1987-03-16 | 1987-03-16 | Narrow band-pass filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63227111A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56974A (en) * | 1979-06-08 | 1981-01-08 | Midland Ross Corp | Furnace |
JPS5857118B2 (en) * | 1975-08-12 | 1983-12-19 | シチズン時計株式会社 | Electrochromism Hiyoji Souchino Kudo Cairo |
-
1987
- 1987-03-16 JP JP6170187A patent/JPS63227111A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857118B2 (en) * | 1975-08-12 | 1983-12-19 | シチズン時計株式会社 | Electrochromism Hiyoji Souchino Kudo Cairo |
JPS56974A (en) * | 1979-06-08 | 1981-01-08 | Midland Ross Corp | Furnace |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4005479A (en) | Phase locked circuits | |
EP0563945A1 (en) | Phase locked loop | |
US4135166A (en) | Master timing generator | |
US5774555A (en) | Switched capacitor bandpass filter for detecting pilot signal | |
US4467277A (en) | Programmable detector for tone signals | |
KR970001313B1 (en) | Switched capacitor filter | |
JPS63227111A (en) | Narrow band-pass filter | |
US4357549A (en) | Automatic frequency alteration circuit | |
JPH0786930A (en) | Phase locked loop circuit | |
JPH02174421A (en) | Pll circuit | |
JPS6297428A (en) | Pll circuit | |
JPH0744450B2 (en) | Phase synchronization circuit | |
JPH0315857B2 (en) | ||
KR950012957B1 (en) | A high stabilized sinchronizing circuit using an analog phase pll | |
JP2795008B2 (en) | Input clock cutoff circuit method for phase-locked oscillation circuit | |
JPH04291819A (en) | Phase locked loop circuit | |
SU745000A2 (en) | Device for automatic monitoring of communication channel state by noise level and residual attenuation | |
JPH05343950A (en) | Filter circuit | |
JPH0936734A (en) | Oscillation circuit with alarm function | |
JPH0488721A (en) | Frequency synthesizer | |
JPH0378827B2 (en) | ||
JPH0575590A (en) | Synchronizing clock generating circuit | |
JPS63155985A (en) | Signal processing circuit | |
JPH03201822A (en) | Signal oscillating device | |
JPH05327798A (en) | Frequency modulating circuit |