JPS63224095A - メモリのデ−タ初期化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、メモリのデータ初期化方式に関する。

Ｂ０発明の概要 本発明は、電源投入時に冗長ビットを付加してデータの
初期化を行うメモリにおいて、複数のメモリバンクを一
括選択するバンクセレクト信号を生成し、各バンクに並
列的に初期化データを書込むことにより。

初期化時間を大龜に短縮できるようにしたものである。

Ｃ０従来の技術 一般に、コンピュータシステムに便用されるダイナミッ
ク’ＲＡＭ又はスタティックＲＡＭ等の半導体メモリは
、そのデータ保全性、信頼性を確保するためにパリティ
、ＥＣＣ等の冗長ビットな付腑したデータ構成ｆされる
。そして、該メモリは。

電源投入時にデータ及び冗長ビットを初期化するために
ファームウェアもしくはホストプログラム等で全エリア
に渡ってデータ書込み処理を順次行うようにしている。

第２図は従来の初期化回路を示す、Ｔ３個のメモリバン
ク１１〜ＩＤに対してアドレスデコーダ２にアドレスバ
ス３から上位アドレスデータを与えて該デコーダ２の出
力にバンク１．〜１．ｎの１つを選択させ、下位アドレ
スデータをメモリバンク１１〜１つに共通に与えて選択
されたバンクの１アドレスを決定し、このアドレスに対
して入出力データバス４から書込ろデータを与えると共
にチェックビット生成回路６からチェックビットを与え
る。

こうした書込÷を全アドレスに順次行なう。

Ｄ０発明が解決しようとする問題点 従来の初期化方式では、ＲＯＭに内蔵されるプログラム
等によって初期化に必要なメモリの全エリアｎバンクに
対して順次書込み処理を行う７このため、大容量のメモ
リを持つシステムでは、初期化に長い時間を必要とし、
システムの構築あるいは運用上に制約を生じる場合があ
った。即ち、通常のハードウェア、ソフトウェアでメモ
リサブシステムが構成されている限り、１回のメモリサ
イクルで１０ケーシヨンしかデータの書込み（初期化）
がなされないため、メモリ容量の増加に伴って初期化に
要する時間が長くなる。

Ｅ１問題点を解決するための手段と作用本発明は、上記
問題点に鑑みてなされたもので。

電源投入時に冗長ビットも付加したデータを各メモリバ
ンクに順次書込む該メモリのデータ初期化方式において
、各メモリバンクのバンクセレクト信号を上位アドレス
データのデコード出力とするノーマルモードと、各メモ
リバンクの並列的選択をするイニシャライズモードとに
切換える手段を備え、装置電源の立上り時に前記イニシ
ャライズモードに強制して各メモリバンクに並列的に初
期化データを書込むようにし、メモリバンクのバンクセ
レクト信号で全バンクを一括選択し、各バンクに同じデ
ータ及び冗長ビットを下位アドレスの選択に従って順次
書込むことで初期化を得る。

Ｆ、実施例 第１図は本発明の一実施例を示す回路図である。

同図が第２図と異なる部分は、デコーダ２の各出力を夫
々オアゲート６、〜６１１を通してメモリバンクｌ、〜
Ｉ！、のバンクセレクト信号とし、各オアゲート６、〜
６つの他方の共通入力としてモード切換回路７からの出
力を与える構成にされる。モード切換回路７は、装置電
源の立上りを検出し、この豆上り時にオアゲート６１〜
輸の全部をアクティブにする。具体的には、を源電圧ｖ
ｃｃの！上りで抵抗Ｒ１とコンデンサＣＫよる充電を開
始し、このコンデンサＣの電圧を論理レベルとしてバッ
ファゲートＧ、、Ｇ、を通してフリップフロップ７Ｆを
セットし、フリップフロップＦＦのセット出力１をオア
ゲート６、〜６１１を通してメモリバンクｌ、〜１つの
全部にセレクト信号を与える。フリップフロップＦＦは
初期化終了ｖｊＫ初期化プログラムにより生成するモー
ド復滞信号によってリセットされる。−１！た。コンデ
ンサＣは、装置停止による電源電圧ｖｃ０のダウンで抵
抗Ｒ３とダイオードＤを通して急速に放電復帰される。

こうした構成において、オアゲート６１〜６ゎとモード
切換回路７によって、メモリバンク１．〜１ゎのアドレ
ッシングは、アドレスデコーダ２のアドレスに対応した
バンクセレクト信号によるノーマルモードと、メモリ初
期化のためにアドレス入力に無関係に全バンクのセレク
ト信号を得るイニシャライズモードとの切換がなされる
。即ち。

電源投入時には、モード切換回路７のフリップフロップ
ＦＦがセットされ、オアゲート６、〜６つを通してメそ
リパンク１．〜１！１の全部が選択され、初期化プログ
ラムによる下位アドレスデータに対して全部のメモリバ
ンク１１〜１！：ｌの並列的書込みがなされる。そして
、全部のメそりバンク１１〜１Ｋ。

ピついて、初期化終了したときに、初期化プログラムが
モード復帰信号を七−ド切換回路７に与えることでノー
マルモードに復帰する。

従って、メモリバンク１１〜１ｒＪの初期化には。

初期化の対象となるメモリエリアの１バンク分の処理と
同じ時間、即ちＤバンクでは従来の１／ｎの時間でなさ
れる。

なお、実施例において、モード切換回路７は初期化プロ
グラムによってフリップフロップＦＦをセットとリセッ
トする構成など適宜設計変更しうるものである。

Ｇ０発明の効果　　− 以上のとおり、本発明は複数のメモリバンクの初期化に
各メモリバンクを一括選択するバンクセレクト信号を得
るようにしたため、電源重上り時の初期化にＤバンク構
成で１４の時間まで短縮することができる。また、！！
置置載成上、モード切換回路と少しのゲート回路の増設
で済むし、初期化のためのソフトウェア又はファームウ
ェアの負担も軽減できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の回路図である。 １１．１ｎ・・・メモリバンク、２・・・デコーダ、５
・・・チェックピット生成回路、７・・・モード切換回
路。 第２図 伏釆の回外ｍ

Claims (1)

【特許請求の範囲】
1. 　電源投入時に冗長ビットも付加したデータを各メモリ
   バンクに順次書込む該メモリのデータ初期化方式におい
   て、各メモリバンクのバンクセレクト信号を上位アドレ
   スデータのデコード出力とするノーマルモードと、各メ
   モリバンクの並列的選択をするイニシャライズモードと
   に切換える手段を備え、装置電源の立上り時に前記イニ
   シャライズモードに強制して各メモリバンクに並列的に
   初期化データを書込むことを特徴とするメモリのデータ
   初期化方式。