JPS6322320B2 - - Google Patents
Info
- Publication number
- JPS6322320B2 JPS6322320B2 JP55169679A JP16967980A JPS6322320B2 JP S6322320 B2 JPS6322320 B2 JP S6322320B2 JP 55169679 A JP55169679 A JP 55169679A JP 16967980 A JP16967980 A JP 16967980A JP S6322320 B2 JPS6322320 B2 JP S6322320B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- buzzer
- melody
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 claims description 37
- 238000001514 detection method Methods 0.000 claims description 10
- 238000012790 confirmation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
- B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
- B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
- B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
- B06B1/0207—Driving circuits
- B06B1/0223—Driving circuits for generating signals continuous in time
- B06B1/0269—Driving circuits for generating signals continuous in time for generating multiple frequencies
- B06B1/0276—Driving circuits for generating signals continuous in time for generating multiple frequencies with simultaneous generation, e.g. with modulation, harmonics
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Circuit For Audible Band Transducer (AREA)
- Electrophonic Musical Instruments (AREA)
- Electromechanical Clocks (AREA)
Description
【発明の詳細な説明】
この発明は、ブザー音信号で制御してメロデイ
音信号をも取出すことのできる電子音信号制御回
路に関するものである。
音信号をも取出すことのできる電子音信号制御回
路に関するものである。
従来の電子装置は、音による報知機能として、
ブザー音のような単純音が多く用いられていた
が、技術の進歩によつて人工的にメロデイのよう
な複合音を安価に合成することが可能となつてき
た。その結果、多くの報知機能が、複合音におき
かえられて用いられるようになつてきた。
ブザー音のような単純音が多く用いられていた
が、技術の進歩によつて人工的にメロデイのよう
な複合音を安価に合成することが可能となつてき
た。その結果、多くの報知機能が、複合音におき
かえられて用いられるようになつてきた。
しかしながら、電子時計のアラーム音をメロデ
イ音にするために、ブザー信号をトリガとする単
純なメロデイ信号発生用LSIを既存の電子時計に
接続するだけでは、単発的に発生するストツプウ
オツチなどの操作確認音やチヤイムで不必要な時
にも鳴つてしまい時計としての実用化はできな
い。
イ音にするために、ブザー信号をトリガとする単
純なメロデイ信号発生用LSIを既存の電子時計に
接続するだけでは、単発的に発生するストツプウ
オツチなどの操作確認音やチヤイムで不必要な時
にも鳴つてしまい時計としての実用化はできな
い。
この発明は上記の点に鑑みなされたもので、従
来の電子装置のブザー音信号で制御して、操作確
認音やチヤイムなどのブザー音では誤動作せず、
それらをそのまま出力することとし、アラーム音
などのブザー音はメロデイ音に変換して出力する
ことのできる電子音信号制御回路を提供すること
を目的とする。
来の電子装置のブザー音信号で制御して、操作確
認音やチヤイムなどのブザー音では誤動作せず、
それらをそのまま出力することとし、アラーム音
などのブザー音はメロデイ音に変換して出力する
ことのできる電子音信号制御回路を提供すること
を目的とする。
第１図はこの発明の第１の実施例を示す図であ
る。この図において、２３はメロデイリセツト用
フリツプフロツプ（以下FFと略す）で、クロツ
ク端子はスイツチ入力用端子I2に、Ｄ入力端子は
電源VDDに、リセツト端子はブザー信号検出用フ
リツプフロツプ（以下FFと略す）２４の出力
端子に、Ｑ出力端子はリセツト信号用オアゲート
２５の第１の入力端子に接続されている。FF２
４のクロツク端子はブザー信号入力端子I4に接続
され、この入力端子I4にはブザー音信号発生装置
５の出力が接続される。FF２４のＤ入力端子は
電源VDDに、リセツト端子はクロツク信号制御用
アンドゲート２６の出力端子に、また出力端子
は、リセツト用信号ライン２７を通じて入力クロ
ツク制御用アンドゲート２８の負論理入力端子、
入力クロツクの分周用カウンタ２９のリセツト端
子、アラームの出力コントロール用フリツプフロ
ツプ（以下FFと略す）３０のリセツト端子、曲
のリセツトコントロール用フリツプフロツプ（以
下FFと略す）３１のリセツト端子、タイミング
コントロール用カウンタ３２のリセツト端子、タ
イミング信号セツト用フリツプフロツプ（以下
FFと略す）３３のリセツト端子、そしてオアゲ
ート２５の第３の入力端子およびオアゲート３７
の第２の入力端子に接続されている。オアゲート
２５の第２の入力端子はFF３１のＱ出力端子に
接続され、出力端子はFF３０のクロツク端子、
さらにはブザーおよびメロデイ信号制御用のフリ
ツプフロツプ（以下FFと略す）３４のリセツト
端子に接続されている。アンドゲート２６の第１
および第２入力端子は、タイミング調節用カウン
タ３５の２つの出力端子O3，O4にそれぞれ接続
されている。オアゲート３７は、カウンタ３５に
リセツト信号を与えるための回路である。アンド
ゲート２８の正論理入力端子はクロツク発生装置
２２に接続されており、アンドゲート２８の出力
端子はカウンタ２９のクロツク端子に接続されて
いる。また、カウンタ２９の出力端子O11は信号
ライン２１によりカウンタ３２および３５のクロ
ツク端子に接続されている。FF３０のＤ入力端
子は信号ライン３６を通じてオアゲート３７の第
３の入力端子、メロデイ信号選択用アンドゲート
３８の第１の入力端子およびFF３４のＱ出力端
子に接続される。また、FF３０の出力端子は
ブザー音切換用アンドゲート３９の第２の入力端
子に接続されている。FF３１のＤ入力端子は電
源VDDに、クロツク端子は曲終了時のパルス入力
端子I5に接続されている。カウンタ３２の出力端
子O′3はFF３３のクロツク端子に接続されてい
て、FF３３のＤ入力端子は電源VDDに、さらにＱ
出力端子はブザー、メロデイ切換用のアンドゲー
ト４０の第１の入力端子に接続されている。FF
３４のＤ入力端子は電源VDDに、クロツク端子は
ゲート４０の出力端子に信号ライン９により接続
されており、また出力端子はアンドゲート３９
の第３の入力端子に接続されている。カウンタ３
５のリセツト端子はオアゲート３７の出力端子に
接続されている。オアゲート３７の第１の入力端
子はブザー信号入力端子I4に接続されている。ブ
ザー信号入力端子I4には、そのほか、アンドゲー
ト４０の第２の入力端子が接続されている。さら
に、ブザー信号入力端子I4にはアンドゲート３９
の第１の入力端子が接続されている。アンドゲー
ト３９の出力端子は信号出力用オアゲート４１の
第１の入力端子に接続されている。アンドゲート
３８の第２の入力端子はメロデイ信号用入力端子
I3に接続されている。アンドゲート３８の出力端
子はオアゲート４１の第２の入力端子に接続さ
れ、オアゲート４１の出力端子はブザー信号およ
びメロデイ信号出力端子BO1に接続される。そし
て、この出力端子BO1に信号出力回路７が接続さ
れている。６はメロデイ発生装置で、メロデイ制
御信号入力端子MIN、メロデイ信号出力端子
Mput1および曲終了信号出力端子Mput2を有する。
メロデイ制御信号入力端子MINは信号ライン３６
を通じてFF３４のＱ出力端子に、メロデイ信号
出力端子Mput1は信号ライン１０1によりメロデイ
信号用入力端子I3に、曲終了信号出力端子Mput2
は信号ライン１０2によりパルス入力端子I5に接
続されている。
る。この図において、２３はメロデイリセツト用
フリツプフロツプ（以下FFと略す）で、クロツ
ク端子はスイツチ入力用端子I2に、Ｄ入力端子は
電源VDDに、リセツト端子はブザー信号検出用フ
リツプフロツプ（以下FFと略す）２４の出力
端子に、Ｑ出力端子はリセツト信号用オアゲート
２５の第１の入力端子に接続されている。FF２
４のクロツク端子はブザー信号入力端子I4に接続
され、この入力端子I4にはブザー音信号発生装置
５の出力が接続される。FF２４のＤ入力端子は
電源VDDに、リセツト端子はクロツク信号制御用
アンドゲート２６の出力端子に、また出力端子
は、リセツト用信号ライン２７を通じて入力クロ
ツク制御用アンドゲート２８の負論理入力端子、
入力クロツクの分周用カウンタ２９のリセツト端
子、アラームの出力コントロール用フリツプフロ
ツプ（以下FFと略す）３０のリセツト端子、曲
のリセツトコントロール用フリツプフロツプ（以
下FFと略す）３１のリセツト端子、タイミング
コントロール用カウンタ３２のリセツト端子、タ
イミング信号セツト用フリツプフロツプ（以下
FFと略す）３３のリセツト端子、そしてオアゲ
ート２５の第３の入力端子およびオアゲート３７
の第２の入力端子に接続されている。オアゲート
２５の第２の入力端子はFF３１のＱ出力端子に
接続され、出力端子はFF３０のクロツク端子、
さらにはブザーおよびメロデイ信号制御用のフリ
ツプフロツプ（以下FFと略す）３４のリセツト
端子に接続されている。アンドゲート２６の第１
および第２入力端子は、タイミング調節用カウン
タ３５の２つの出力端子O3，O4にそれぞれ接続
されている。オアゲート３７は、カウンタ３５に
リセツト信号を与えるための回路である。アンド
ゲート２８の正論理入力端子はクロツク発生装置
２２に接続されており、アンドゲート２８の出力
端子はカウンタ２９のクロツク端子に接続されて
いる。また、カウンタ２９の出力端子O11は信号
ライン２１によりカウンタ３２および３５のクロ
ツク端子に接続されている。FF３０のＤ入力端
子は信号ライン３６を通じてオアゲート３７の第
３の入力端子、メロデイ信号選択用アンドゲート
３８の第１の入力端子およびFF３４のＱ出力端
子に接続される。また、FF３０の出力端子は
ブザー音切換用アンドゲート３９の第２の入力端
子に接続されている。FF３１のＤ入力端子は電
源VDDに、クロツク端子は曲終了時のパルス入力
端子I5に接続されている。カウンタ３２の出力端
子O′3はFF３３のクロツク端子に接続されてい
て、FF３３のＤ入力端子は電源VDDに、さらにＱ
出力端子はブザー、メロデイ切換用のアンドゲー
ト４０の第１の入力端子に接続されている。FF
３４のＤ入力端子は電源VDDに、クロツク端子は
ゲート４０の出力端子に信号ライン９により接続
されており、また出力端子はアンドゲート３９
の第３の入力端子に接続されている。カウンタ３
５のリセツト端子はオアゲート３７の出力端子に
接続されている。オアゲート３７の第１の入力端
子はブザー信号入力端子I4に接続されている。ブ
ザー信号入力端子I4には、そのほか、アンドゲー
ト４０の第２の入力端子が接続されている。さら
に、ブザー信号入力端子I4にはアンドゲート３９
の第１の入力端子が接続されている。アンドゲー
ト３９の出力端子は信号出力用オアゲート４１の
第１の入力端子に接続されている。アンドゲート
３８の第２の入力端子はメロデイ信号用入力端子
I3に接続されている。アンドゲート３８の出力端
子はオアゲート４１の第２の入力端子に接続さ
れ、オアゲート４１の出力端子はブザー信号およ
びメロデイ信号出力端子BO1に接続される。そし
て、この出力端子BO1に信号出力回路７が接続さ
れている。６はメロデイ発生装置で、メロデイ制
御信号入力端子MIN、メロデイ信号出力端子
Mput1および曲終了信号出力端子Mput2を有する。
メロデイ制御信号入力端子MINは信号ライン３６
を通じてFF３４のＱ出力端子に、メロデイ信号
出力端子Mput1は信号ライン１０1によりメロデイ
信号用入力端子I3に、曲終了信号出力端子Mput2
は信号ライン１０2によりパルス入力端子I5に接
続されている。
なお、第１図においては、カウンタ３２、FF
３３およびアンドゲート４０により信号検出回路
２が構成されている。また、クロツク発生装置２
２、FF２３，２４，３０，３１，３４、カウン
タ２９，３５、アンドゲート２６，２８，３８，
３９およびオアゲート２５，３７，４１により信
号コントロール回路３が構成されている。
３３およびアンドゲート４０により信号検出回路
２が構成されている。また、クロツク発生装置２
２、FF２３，２４，３０，３１，３４、カウン
タ２９，３５、アンドゲート２６，２８，３８，
３９およびオアゲート２５，３７，４１により信
号コントロール回路３が構成されている。
次に、動作について説明する。第１図の装置を
動作させるためには、まず、クロツク発生装置２
２により、たとえば32kHzのクロツク信号を発生
させる。その状態で、入力端子I4にブザー信号を
入力する。
動作させるためには、まず、クロツク発生装置２
２により、たとえば32kHzのクロツク信号を発生
させる。その状態で、入力端子I4にブザー信号を
入力する。
ブザー信号の各種の例を第２図ａないしｄに示
してあり、ａはアラーム、ｂはチヤイム、ｃは操
作確認音、ｄはサウンドモニタの場合である。こ
のようなブザー信号の各パルスは、可聴周波数の
パルス信号で変調されている。
してあり、ａはアラーム、ｂはチヤイム、ｃは操
作確認音、ｄはサウンドモニタの場合である。こ
のようなブザー信号の各パルスは、可聴周波数の
パルス信号で変調されている。
このようなブザー信号が入力端子I4に加わる
と、ブザー信号パルスの立上がりでFF２４の
出力信号は“１”から“０”となる。その結果、
カウンタ２９のリセツト端子に信号ライン２７を
通じて“０”の信号が加わり、同時にアンドゲー
ト２８が開くため、アンドゲート２８を通じて、
クロツク発生装置２２からのクロツク信号がカウ
ンタ２９に加わるようになると同時に、FF３０，
３１，３３やカウンタ３２，３５のリセツト端子
およびオアゲート２５の第３の入力端子が“０”
となり、それらの回路が動作可能状態となる。
と、ブザー信号パルスの立上がりでFF２４の
出力信号は“１”から“０”となる。その結果、
カウンタ２９のリセツト端子に信号ライン２７を
通じて“０”の信号が加わり、同時にアンドゲー
ト２８が開くため、アンドゲート２８を通じて、
クロツク発生装置２２からのクロツク信号がカウ
ンタ２９に加わるようになると同時に、FF３０，
３１，３３やカウンタ３２，３５のリセツト端子
およびオアゲート２５の第３の入力端子が“０”
となり、それらの回路が動作可能状態となる。
そのような状況下でFF３０および３４のクロ
ツク端子に“１”が加わらぬ限りではアンドゲー
ト３９は開いており、入力されたブザー信号はア
ンドゲート３９およびオアゲート４１を通じて出
力端子BO1に直接出力されることになる。
ツク端子に“１”が加わらぬ限りではアンドゲー
ト３９は開いており、入力されたブザー信号はア
ンドゲート３９およびオアゲート４１を通じて出
力端子BO1に直接出力されることになる。
この場合、もし、第２図ｂ，ｃのブザー信号の
ように、１つのパルスが“０”となつた後の約
0.75sec以内に次のパルスが再びブザー信号入力
端子I4に入力されず、カウンタ３５のリセツト端
子にオアゲート３７を通じて“１”が加わらない
と、カウンタ３５の出力端子O3，O4に同時に
“１”が立つた瞬間にアンドゲート２６の出力に
“１”が立ち、フリツプフロツプ２４のリセツト
端子に“１”が入力され、フリツプフロツプ２４
の出力が“０”から“１”に変わる結果、FF
２３，３０，３１，３３，３４およびカウンタ２
９，３２はリセツト状態となり、動作不能とな
る。
ように、１つのパルスが“０”となつた後の約
0.75sec以内に次のパルスが再びブザー信号入力
端子I4に入力されず、カウンタ３５のリセツト端
子にオアゲート３７を通じて“１”が加わらない
と、カウンタ３５の出力端子O3，O4に同時に
“１”が立つた瞬間にアンドゲート２６の出力に
“１”が立ち、フリツプフロツプ２４のリセツト
端子に“１”が入力され、フリツプフロツプ２４
の出力が“０”から“１”に変わる結果、FF
２３，３０，３１，３３，３４およびカウンタ２
９，３２はリセツト状態となり、動作不能とな
る。
それに対して、第２図ａ，ｄのようなブザー信
号であつて、各々のパルス間隔が0.75sec以内で
あるようなパルス信号がブザー信号入力端子I4に
加わつた場合は、FF２３，３０，３１，３３，
３４およびカウンタ２９，３２はリセツトされ
ず、回路の動作可能状態は接続される。
号であつて、各々のパルス間隔が0.75sec以内で
あるようなパルス信号がブザー信号入力端子I4に
加わつた場合は、FF２３，３０，３１，３３，
３４およびカウンタ２９，３２はリセツトされ
ず、回路の動作可能状態は接続される。
この条件下で、カウンタ３２に、カウンタ２９
の出力端子O11に出力される16Hzのクロツク信号
が加わると、FF２４の出力が“０”になつて
から0.5sec後にFF３３のＱ出力に“１”が立ち、
アンドゲート４０が開き、その後にブザー信号入
力端子I4に立つ最初の“１”によつてアンドゲー
ト４０を通じてFF３４のクロツク端子に“１”
が加わる。
の出力端子O11に出力される16Hzのクロツク信号
が加わると、FF２４の出力が“０”になつて
から0.5sec後にFF３３のＱ出力に“１”が立ち、
アンドゲート４０が開き、その後にブザー信号入
力端子I4に立つ最初の“１”によつてアンドゲー
ト４０を通じてFF３４のクロツク端子に“１”
が加わる。
その結果、FF３４の出力が“０”となり、
アンドゲート３９が遮断され、ブザー信号が出力
端子BO1に出力されなくなると同時に、FF３４
のＱ出力が“１”となることによつて、信号ライ
ン３６を通じてメロデイ発生装置６のメロデイ制
御信号入力端子MINにスタート信号が送られ、ま
たアンドゲート３８が開いた状態になる結果、メ
ロデイ信号がメロデイ発生装置６のメロデイ信号
出力端子Mput1からアンドゲート３８、オアゲー
ト４１を通じて出力端子BO1に出力される。
アンドゲート３９が遮断され、ブザー信号が出力
端子BO1に出力されなくなると同時に、FF３４
のＱ出力が“１”となることによつて、信号ライ
ン３６を通じてメロデイ発生装置６のメロデイ制
御信号入力端子MINにスタート信号が送られ、ま
たアンドゲート３８が開いた状態になる結果、メ
ロデイ信号がメロデイ発生装置６のメロデイ信号
出力端子Mput1からアンドゲート３８、オアゲー
ト４１を通じて出力端子BO1に出力される。
メロデイの終了信号がメロデイ発生装置６の曲
終了信号出力端子Mput2より出力され、パルス入
力端子I5を介してFF３１のクロツク端子に入力
されると、そのＱ出力が“１”となり、その信号
はオアゲート２５を通じてFF３４のリセツト端
子およびFF３０のクロツク端子に加わる。
終了信号出力端子Mput2より出力され、パルス入
力端子I5を介してFF３１のクロツク端子に入力
されると、そのＱ出力が“１”となり、その信号
はオアゲート２５を通じてFF３４のリセツト端
子およびFF３０のクロツク端子に加わる。
その結果、FF３４のＱ出力が“０”となり、
アンドゲート３８が遮断され、同時にFF３０の
Ｑ出力が“０”に保たれることによつてアンドゲ
ート３９が遮断され続け、ブザー信号もメロデイ
信号も出力端子BO1に出力されなくなる。
アンドゲート３８が遮断され、同時にFF３０の
Ｑ出力が“０”に保たれることによつてアンドゲ
ート３９が遮断され続け、ブザー信号もメロデイ
信号も出力端子BO1に出力されなくなる。
このことは、メロデイの鳴つている途中にリセ
ツトしようとする場合も同様であつて、メロデイ
鳴り状態では、FF２４の出力が“０”である
ことからFF２３のリセツト端子は“０”になつ
ており、FF２３のクロツク端子にスイツチ入力
用端子I2から“１”を加えると、そのFF２３の
Ｑ出力が“１”となり、オアゲート２５を通じて
FF３４のリセツト端子およびFF３０のクロツク
端子に“１”が立ち、上記と同様にしてアンドゲ
ート３８，３９が遮断され、すべての信号は出力
端子BO1に出力されなくなる。この状態になる
と、アンドゲート３８は、FF３３を、またアン
ドゲート３９は、FF３０をリセツトせぬ限り再
び開くことはない。
ツトしようとする場合も同様であつて、メロデイ
鳴り状態では、FF２４の出力が“０”である
ことからFF２３のリセツト端子は“０”になつ
ており、FF２３のクロツク端子にスイツチ入力
用端子I2から“１”を加えると、そのFF２３の
Ｑ出力が“１”となり、オアゲート２５を通じて
FF３４のリセツト端子およびFF３０のクロツク
端子に“１”が立ち、上記と同様にしてアンドゲ
ート３８，３９が遮断され、すべての信号は出力
端子BO1に出力されなくなる。この状態になる
と、アンドゲート３８は、FF３３を、またアン
ドゲート３９は、FF３０をリセツトせぬ限り再
び開くことはない。
FF３４のＱ出力が“１”から“０”に変わる
と、カウンタ３５のリセツト端子の信号が“１”
から“０”となり、カウンタ３５が動作を始め
る。そして、カウンタ３５のクロツク端子に12ク
ロツク加わると、カウンタ３５の出力端子O3，
O4が“１”となり、アンドゲート２６を通じて
FF２４のリセツト端子に“１”が加わり、FF２
４の出力が“１”となり、FF３０，３１，３
４，３４およびカウンタ２９，３２がリセツトさ
れ初期状態にセツトされる。
と、カウンタ３５のリセツト端子の信号が“１”
から“０”となり、カウンタ３５が動作を始め
る。そして、カウンタ３５のクロツク端子に12ク
ロツク加わると、カウンタ３５の出力端子O3，
O4が“１”となり、アンドゲート２６を通じて
FF２４のリセツト端子に“１”が加わり、FF２
４の出力が“１”となり、FF３０，３１，３
４，３４およびカウンタ２９，３２がリセツトさ
れ初期状態にセツトされる。
以上説明したように、第１の実施例では、ブザ
ー信号入力端子I4より、0.5sec以内で終了するブ
ザー信号のパルス列またはパルスが入力された時
は、ブザー信号が直接、出力端子BO1より出力さ
れ、それ以上に長いパルスまたは0.75sec以内の
間隔で続くパルス列がブザー信号入力端子I4より
入力された時は、入力時から0.5sec以内ではブザ
ー信号が直接、それ以後はブザー信号がメロデイ
信号に変換されて出力端子BO1に出力されるか
ら、入力ブザー信号によつて出力信号をブザー信
号またはメロデイ信号に切換えることができる利
点がある。
ー信号入力端子I4より、0.5sec以内で終了するブ
ザー信号のパルス列またはパルスが入力された時
は、ブザー信号が直接、出力端子BO1より出力さ
れ、それ以上に長いパルスまたは0.75sec以内の
間隔で続くパルス列がブザー信号入力端子I4より
入力された時は、入力時から0.5sec以内ではブザ
ー信号が直接、それ以後はブザー信号がメロデイ
信号に変換されて出力端子BO1に出力されるか
ら、入力ブザー信号によつて出力信号をブザー信
号またはメロデイ信号に切換えることができる利
点がある。
また、１曲メロデイ信号が終了した時は、FF
３０がリセツトされるまでアンドゲート３９が閉
じている。そのため、ブザー信号入力端子I4にメ
ロデイ信号終了後も引き続き0.75sec以内の間隔
で続くパルス列が入力されている場合には、１曲
メロデイ信号が終了した後、再びブザー信号が出
力されることを防止することができる。
３０がリセツトされるまでアンドゲート３９が閉
じている。そのため、ブザー信号入力端子I4にメ
ロデイ信号終了後も引き続き0.75sec以内の間隔
で続くパルス列が入力されている場合には、１曲
メロデイ信号が終了した後、再びブザー信号が出
力されることを防止することができる。
さらに、スイツチ入力用端子I2に“１”を印加
することによつて、メロデイ信号が出力されてい
る状態をリセツトでき、メロデイ信号の出力を自
由に停止させることができる利点がある。
することによつて、メロデイ信号が出力されてい
る状態をリセツトでき、メロデイ信号の出力を自
由に停止させることができる利点がある。
なお、第１の実施例では、ブザー信号が出力端
子BO1に直接出力される時間幅を0.5sec、ブザー
信号をメロデイ信号に変換できるようなブザー信
号入力端子I4に入力するパルス列の間隔を最大
0.75secとしたが、それらの値は、カウンタ２９，
３２，３５の出力端子を変更することによつて必
要とする時間間隔を得ることができることはいう
までもないことである。
子BO1に直接出力される時間幅を0.5sec、ブザー
信号をメロデイ信号に変換できるようなブザー信
号入力端子I4に入力するパルス列の間隔を最大
0.75secとしたが、それらの値は、カウンタ２９，
３２，３５の出力端子を変更することによつて必
要とする時間間隔を得ることができることはいう
までもないことである。
また、ブザー信号を直接出力する時間範囲は、
ブザー信号によるブザー音があまり長すぎると、
アラームなどとして機能しなくなるし、また短か
すぎると、耳に聞こえたという知覚を与えず意味
がなくなるので、0.05sec〜60secが妥当である。
ブザー信号によるブザー音があまり長すぎると、
アラームなどとして機能しなくなるし、また短か
すぎると、耳に聞こえたという知覚を与えず意味
がなくなるので、0.05sec〜60secが妥当である。
第３図はこの発明の第２の実施例を示すブロツ
ク図である。この第２の実施例では、信号検出回
路２に、第１図のカウンタ３２、FF３３および
アンドゲート４０からなる回路４２の外に、ブザ
ー信号パルスカウンタ回路４３およびデコーダ回
路４４が設けられている。また、メロデイ発生装
置として第１、第２、第３のメロデイ発生装置６
１，６2，６3が設けられており、この第１、第２、
第３のメロデイ発生装置６1，６2，６3と上記デ
コーダ回路４４の異なつた３つの出力とが３本の
異なつた信号ライン４５1，４５2，４５3で接続
されている。その他は第１図の第１の実施例と同
様である。
ク図である。この第２の実施例では、信号検出回
路２に、第１図のカウンタ３２、FF３３および
アンドゲート４０からなる回路４２の外に、ブザ
ー信号パルスカウンタ回路４３およびデコーダ回
路４４が設けられている。また、メロデイ発生装
置として第１、第２、第３のメロデイ発生装置６
１，６2，６3が設けられており、この第１、第２、
第３のメロデイ発生装置６1，６2，６3と上記デ
コーダ回路４４の異なつた３つの出力とが３本の
異なつた信号ライン４５1，４５2，４５3で接続
されている。その他は第１図の第１の実施例と同
様である。
この第２の実施例においては、入力されたブザ
ー信号のパルス数をカウンタ回路４３でカウント
するとともに、そのカウント内容をデコーダ回路
４４でデコードし、そのデコード出力によつて第
１、第２、第３のメロデイ発生装置６1，６2，６
３が順次選択されていく。したがつて、第１の実
施例と同様な作動において、第２の実施例では、
メロデイ信号は、入力されたブザー信号のパルス
の数に応じて異なつたメロデイ信号が順次出力さ
れるようになる。
ー信号のパルス数をカウンタ回路４３でカウント
するとともに、そのカウント内容をデコーダ回路
４４でデコードし、そのデコード出力によつて第
１、第２、第３のメロデイ発生装置６1，６2，６
３が順次選択されていく。したがつて、第１の実
施例と同様な作動において、第２の実施例では、
メロデイ信号は、入力されたブザー信号のパルス
の数に応じて異なつたメロデイ信号が順次出力さ
れるようになる。
以上詳述したように、この発明の電子音信号制
御回路によれば、ブザー音信号発生装置が発生す
るブザー音信号の種類を信号検出回路で検出し
て、その種類に応じて、ブザー音信号発生装置が
発生するブザー音信号と、メロデイ音信号発生装
置が発生するメロデイ音信号とを信号コントロー
ル回路で適宜切換えて信号出力回路に出力するよ
うにしたので、操作確認音やチヤイムなどのブザ
ー音では誤動作せず、それらをそのまま出力する
ことができ、アラームなどのブザー音はメロデイ
音に変換して出力することができる。したがつ
て、アラーム時報などの機能でブザー音の出力信
号が得られるようなアラーム方式電子式時計また
はその他の時計に接続することによつて、容易に
メロデイ音によるアラーム機能を付加することが
できる。また、時計装置に限らず、たとえば何ら
かの報知用ブザー信号を発生することのできる装
置に付加することによつて、ブザー音をメロデイ
に置き換えることができる。そして、このような
形で、この発明の回路を利用することにより、従
来のブザー音信号では得られなかつた情報をメロ
デイ音信号で得ることができるものである。
御回路によれば、ブザー音信号発生装置が発生す
るブザー音信号の種類を信号検出回路で検出し
て、その種類に応じて、ブザー音信号発生装置が
発生するブザー音信号と、メロデイ音信号発生装
置が発生するメロデイ音信号とを信号コントロー
ル回路で適宜切換えて信号出力回路に出力するよ
うにしたので、操作確認音やチヤイムなどのブザ
ー音では誤動作せず、それらをそのまま出力する
ことができ、アラームなどのブザー音はメロデイ
音に変換して出力することができる。したがつ
て、アラーム時報などの機能でブザー音の出力信
号が得られるようなアラーム方式電子式時計また
はその他の時計に接続することによつて、容易に
メロデイ音によるアラーム機能を付加することが
できる。また、時計装置に限らず、たとえば何ら
かの報知用ブザー信号を発生することのできる装
置に付加することによつて、ブザー音をメロデイ
に置き換えることができる。そして、このような
形で、この発明の回路を利用することにより、従
来のブザー音信号では得られなかつた情報をメロ
デイ音信号で得ることができるものである。
また、この発明では、ブザー音信号の種類を検
出するようにしたので、上記のように操作確認音
やチヤイムなどのブザー音では誤動作せず、それ
らをそのまま出力することができ、アラームなど
のブザー音はメロデイ音に変換して出力すること
ができる。さらに、メロデイ音信号の種類を検出
しれば、前述第２の実施例のようにブザー音信号
の種類に応じてメロデイ信号を切換えることもで
きる。
出するようにしたので、上記のように操作確認音
やチヤイムなどのブザー音では誤動作せず、それ
らをそのまま出力することができ、アラームなど
のブザー音はメロデイ音に変換して出力すること
ができる。さらに、メロデイ音信号の種類を検出
しれば、前述第２の実施例のようにブザー音信号
の種類に応じてメロデイ信号を切換えることもで
きる。
また、この発明の回路は従来のブザー音を発生
する機能を有するLSIに付加するだけでメロデイ
音を発生させる機能を追加することができるもの
であり、したがつて、メロデイ音発生機能を追加
するためにLSI全体の再設計を行う場合に比較し
て非常に経済的に同機能の追加が可能となる。
する機能を有するLSIに付加するだけでメロデイ
音を発生させる機能を追加することができるもの
であり、したがつて、メロデイ音発生機能を追加
するためにLSI全体の再設計を行う場合に比較し
て非常に経済的に同機能の追加が可能となる。
第１図はこの発明の電子音信号制御回路の第１
の実施例を示す回路図、第２図はブザー信号の各
種の例を示す波形図、第３図はこの発明の第２の
実施例を示すブロツク図である。 I4……ブザー信号入力端子、２……信号検出回
路、３……信号コントロール回路、５……ブザー
音信号発生装置、６，６1，６2，６3……メロデ
イ発生装置、７……信号検出回路、３６……信号
ライン、４３……ブザー信号パルスカウンタ回
路、４４……デコーダ回路、４５1，４５2，４５
３……信号ライン。
の実施例を示す回路図、第２図はブザー信号の各
種の例を示す波形図、第３図はこの発明の第２の
実施例を示すブロツク図である。 I4……ブザー信号入力端子、２……信号検出回
路、３……信号コントロール回路、５……ブザー
音信号発生装置、６，６1，６2，６3……メロデ
イ発生装置、７……信号検出回路、３６……信号
ライン、４３……ブザー信号パルスカウンタ回
路、４４……デコーダ回路、４５1，４５2，４５
３……信号ライン。
Claims (1)
- 【特許請求の範囲】 １ ブザー音信号発生装置に接続する端子を有
し、ブザー音信号発生装置が発生するブザー音信
号の種類を検出する信号検出回路と、この信号検
出回路で検出されたブザー音信号の種類に応じ
て、ブザー音信号発生装置が発生するブザー音信
号と、メロデイ音信号発生装置が発生するメロデ
イ音信号とを適宜切換え、それらの信号レベルを
可聴な信号レベルに変換する信号出力回路にそれ
らの信号を導く信号コントロール回路とを具備す
ることを特徴とする電子音信号制御回路。 ２ 信号検出回路および信号コントロール回路
は、入力されるブザー音信号の種類に応じて、メ
ロデイ音信号発生装置の動作を開始させる信号を
その回路内部で作成し、それをメロデイ音信号発
生装置に伝達する信号路を有することを特徴とす
る特許請求の範囲第１項記載の電子音信号制御回
路。 ３ 信号検出回路は、入力されるブザー音信号の
種類に対応するメロデイ音信号を選択する信号を
その回路内部で作成し、それをメロデイ音信号発
生装置に伝達する信号路を有することを特徴とす
る特許請求の範囲第１項記載の電子音信号制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169679A JPS5793795A (en) | 1980-12-03 | 1980-12-03 | Electronic signal controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169679A JPS5793795A (en) | 1980-12-03 | 1980-12-03 | Electronic signal controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5793795A JPS5793795A (en) | 1982-06-10 |
| JPS6322320B2 true JPS6322320B2 (ja) | 1988-05-11 |
Family
ID=15890891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55169679A Granted JPS5793795A (en) | 1980-12-03 | 1980-12-03 | Electronic signal controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5793795A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0347415U (ja) * | 1989-09-14 | 1991-05-02 |
-
1980
- 1980-12-03 JP JP55169679A patent/JPS5793795A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0347415U (ja) * | 1989-09-14 | 1991-05-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5793795A (en) | 1982-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355040B2 (ja) | ||
| JPS6210705Y2 (ja) | ||
| JPS6322320B2 (ja) | ||
| US4528681A (en) | Button depression click generator | |
| JPS6225747Y2 (ja) | ||
| JPS6135991Y2 (ja) | ||
| JPH0516552Y2 (ja) | ||
| JPH0330876Y2 (ja) | ||
| US5303629A (en) | Acoustic data output device having single addressable memory | |
| JPH0125354Y2 (ja) | ||
| JPH0514233Y2 (ja) | ||
| JPS5861489A (ja) | 音声記憶機能付電子時計 | |
| JPS6214798B2 (ja) | ||
| JPS6026197B2 (ja) | 電子的報時音発生装置 | |
| JPH0514234Y2 (ja) | ||
| JPS6236548B2 (ja) | ||
| JPH0313756Y2 (ja) | ||
| JPS5866893A (ja) | 録音機能付アラ−ム時計 | |
| JPH0446235Y2 (ja) | ||
| JPS5944684A (ja) | 音声記憶機能付き電子機器 | |
| JPH0550000B2 (ja) | ||
| JPH0115836B2 (ja) | ||
| JPS6122790B2 (ja) | ||
| JPS6232426B2 (ja) | ||
| JPS59203983A (ja) | 報時時計 |