JPS63212219A - アナログデイジタル変換回路 - Google Patents

アナログデイジタル変換回路

Info

Publication number
JPS63212219A
JPS63212219A JP4562287A JP4562287A JPS63212219A JP S63212219 A JPS63212219 A JP S63212219A JP 4562287 A JP4562287 A JP 4562287A JP 4562287 A JP4562287 A JP 4562287A JP S63212219 A JPS63212219 A JP S63212219A
Authority
JP
Japan
Prior art keywords
voltage
signal
circuit
input signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4562287A
Other languages
English (en)
Other versions
JP2546256B2 (ja
Inventor
Shinji Kaneko
金子 真二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62045622A priority Critical patent/JP2546256B2/ja
Publication of JPS63212219A publication Critical patent/JPS63212219A/ja
Application granted granted Critical
Publication of JP2546256B2 publication Critical patent/JP2546256B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A産業上の利用分野 本発明はアナログディジタル変換回路に関し、例えば、
高品位テレビジョン用ビデオテープレコーダ(HDVT
R)の時間軸補正装置等に適用して好適なものである。
B発明の概要 本発明lよアナログディジタル変換回路において、入力
信号の直流電圧及びアナログディジタル変換に用いる基
準電圧の分圧電圧との誤差電圧に基づいて基準電圧を変
化させることにより、簡易な梼成によって、入力信号の
直流電圧が変動した場合でも入力信号の信号レベルのデ
ィジタル情報を得ることができる。
C従来の技術 従来、HDVTRにおいては、2本の記録トラツクにそ
れぞれ色差信号を記録すると同時に、輝度信号を時間伸
長して2チヤンネルの輝度信号に分割し、これを2本の
記録トラックにそれぞれ記録するようになされたものが
ある。
このように、2チヤンネルに分割した輝度信号の信号処
理回路においては、各チャンネル間で信号処理回路の増
幅率等が異なると、当該信号処理回路を介して得られる
2チヤンネルの輝度信号の信号レベルが、2チヤンネル
に分割した当初の値とは異なる値の直流電圧になること
を避は得ない。
その結果当初同じ信号レベルの輝度信号であっても、各
チャンネルの直流電圧が異なるようになり、当該2チヤ
ンネルの輝度信号を時間圧縮して1チヤンネルの輝度信
号に復調した場合、正しい輝度信号を得ることができな
い等の問題があった。
このため、この種の2チヤンネルに分割された輝度信号
においては、2チヤンネルに分割する際に、垂直ブラン
キング期間の間に輝度レベルが120〔%〕の基準信号
が重畳され、当該基準信号の直流電圧が所定の値になる
ように制御することにより、輝度信号全体の直流電圧が
変動しても、これを補正することができるようになされ
ている。
すなわち、HDVTR用の時間軸補正装置においては、
各記録トラックから得られる再生信号の直流電圧を順次
ディジタル情報に変換して一時メモリ回路に格納するこ
とにより、再生信号の時間軸変動を補正する。
従って再生された2チヤンネルの輝度信号の信号レベル
が所定の直流電圧値に対して変動していると、正しい信
号レベルのディジタル情報を得ることが困難になる問題
がある。
このため第2図に示すように、HDVTR用の時間軸補
正装置に用いられるアナログディジタル変換回路におい
ては、A G C(automatic gain c
ntrol)回路lを用いて、輝度信号SVに重畳され
た基準信号が、所定の直流電圧値になるように補正した
後ディジタル情報に変換することにより、直流電圧が変
動した輝度信号SVが入力された場合でも、当該輝度信
号SVの直流電圧値を所定の値に補正して輝度信号Sv
の信号レベルに対して、正しい値のディジタル情報を得
るようになされている。
すなわち2チヤンネルに分割した輝度信号svをAGC
回路1に受け、AGC回路1がら出力される輝度信号S
VIをアナログディジタル変換部2及びクランプ回路3
に出力する。
クランプ回路3は、輝度信号SVIに重畳された基準信
号の直流電圧をクランプパルスCPのタイミングでクラ
ンプして、AGC回路1に出力する。
AGC回路1は、クランプ回路3の出力に基づいて、輝
度信号SVIに重畳された基準信号の直流電圧値が、所
定の値になるように利得を変化し、その結果全体として
信号レベルに対する直流電圧値の変動が所定の直流電圧
値に補正された輝度信号SVIがアナログディジタル変
換部2に入力される。
アナログディジタル変換部2は、基準電源4の基準電圧
V□に基づいて、輝度信号SVIに同期したタイミング
で当該輝度信号SVIの直流電圧値をディジタル情報D
Sに変換してメモリ回路(図示せず)に出力する。
かくして、輝度信号SVに重畳された基準信号の直流電
圧を所定の値に保持した後、ディジタル情報DSに変換
するので、入力された輝度信号S■の直流電圧が変動し
ても、輝度信号SVの信号レベルに対して正しい値のデ
ィジタル情報DSを得ることができる。
D発明が解決しようとする問題点 ところが、このように所定の輝度レベルに設定された基
準信号の直流電圧値を検出して輝度信号Sv1全体とし
て信号レベルが所定の直流電圧値になるように補正する
ためには、AGC回路回路台いては、周波数帯域の広い
輝度信号を歪を生じることなく増幅し、かつ利得がクラ
ンプ回路3の出力に追従して変化する必要がある。
このため、AGC回路1においては、その構成が煩雑に
なることを避は得ず、その結果アナログディジタル変換
回路全体として構成が複雑になる問題があった。
本発明は、以上の点を考慮してなされたもので、信号レ
ベルに対して直流電圧が変動した輝度信号が入力されて
も、当該輝度信号の信号レベルに対して正しい値のディ
ジタル情報を得ることができる簡易な構成のアナログデ
ィジタル変換回路を提案しようとするものである。
E問題点を解決するための手段 かかる問題点を解決するため本発明においては、基準電
圧V1mを分圧抵抗R+ 、Rt 、Rs 、Ra、R
5、・・・・・・R++ 、Rh++ 、Rtss・・
・・・・R□5、R□、によって分圧して得られる複数
の基準分圧電圧VRII % vast 、VR13、
Vl14 、”””Vast 、Vllkl +++l
lI、、、、 、V*mzshを、それぞれ複数の比較
回路COM11COM2、C0M8、C0M4、・・・
・・・COM* 、COMII41−・・・・・・CO
M□s 、COMxsiに受けると共に、所定の信号レ
ベルの基準信号が所定のタイミングで重畳された入力信
号SVを複数の比較回路COM +、COMt 1 C
0M1、C0M4 、・・・・・・COM、。
COM114+ 、・・・・・・COM!5! −CO
Mzsbに受け、複数の比較回路COM+ 、COMz
 、C0M5、C0M4 、・・・・・・CoMo、C
OMII+1 、・・・・・・COMtss 、COM
□、の比較出力DS+ 、DSz、DSl、DS4 ・
・・・・・DS、  、DSk、、  ・・・・・・D
S暑5S−、D S !S&に基づいて入力信号SVを
ディジタル情報DSに変換するようになされたアナログ
ディジタル変換回路10において、所定の基準分圧電圧
■□3及び基準信号の直流電圧との誤差電圧を検出する
誤差増幅回路14を備え、誤差増幅回路14の出力信号
V1mlに基づいて、基準電圧V□の値を変化させるこ
とにより、入力信号SVの信号レベルをディジタル情報
DSに変換するようにする。
F作用 基準分圧電圧V l1ls及び入力信号SVに重畳され
た所定の信号レベルの基準信号の直流電圧との誤差電圧
を検出し、この検出結果V□に基づいて基準電圧V□の
値を変化させることにより、信号レベルに対して直流電
圧が変動した入力信号SVが入力した場合でも、 常に
所定の比較回路COM、、COMt 、C0M5 、C
OMa 、・・・・・・COM、 SC0M、や8、・
・・・・・COMxss 、COM□。
がオン動作し、かくして入力信号Svの信号レベルに対
して正しい値のディジタル情報を得ることができる。
G実施例 以下図面について、本発明の一実施例を詳述する。
第1図において、10は全体としてアナログディジタル
変換回路を示し、1チヤンネルの輝度信号Svをクラン
プ回路11を介してアナログディジタル変換部12に受
けると共に誤差増幅回路13及び14の反転入力端に受
ける。
アナログディジタル変換部12は、クランプ回路11か
ら出力される輝度信号SVIのタイミングに同期して動
作゛する256個の比較回路COM、、COMよ 、C
0M1、C0M4 、・・・・・・COM、。
C0Ml1.11・・・・・・COM□s 、COMt
shを並列接続したフラッシュ型のアナログディジタル
変換回路で構成され、輝度信号Svlをそれぞれ各比較
回路C0M1.00M8−100M8、C0M4、・・
・・・・COM、%COMII+1、・・・・・・CO
Mzss 、COMzsbの反転入力端に受ける。
さらにアナログディジタル変換部12は、抵抗値の互い
に等しい直列接続された分圧抵抗でなる256個の抵抗
R,、Rt 、Rs 、R4、Rs・・・・・・Ra 
s R*+r % Rtss ”””Rtss 5Ra
shを有し・誤差増幅回路14の出力信号からなる基準
電圧■□を当=亥抵抗RI、R2、R8、R4、R1・
・・・・・Rg s RHO(・・・・・・R□1、R
□6によって分圧することにより、 当該抵抗R+ 、
Rz 、Rs、Rn、Rs・・・・・・Rk 、RII
+l 、Rk4!・・・・・・Rol、Rt’kkの各
接続中点から得られる基準電圧■□の基準分圧電圧V*
mr 、Vast −、Vast 、Vl14、+j$
H11mmIIsVa+u++t°”°”V+u+zs
s%V*azsiを各比較回路C0M0、C0M8、C
0M1、C0M4 、・・・・・・COMm  、CO
Mm++  、・・・・・・COMxss 、COM□
6の非反転入力端に供給する。
かくして、基準電圧Vlllに対する輝度信号SV1の
直流電圧の変化に伴って、 当該輝度信号S■1のタイ
ミングで順次比較回路COM、 、C0Mm 、C0M
5 、C0Mm 、・・・・・・C0Mm、C0M1l
11 、・・・・・・COMass 、COMtSbが
オン動作し、各比較回路COM、%COMt 1COM
s、C0M4、・・・・・・C0M5、COMk、1、
・・・・・・C0M□s 、COM!shの比較出力に
基づいて輝度信号SVIの直流電圧値に応じて順次論理
レベルが論理rHJに立ち上がる256ビツトのディジ
タル情報DSISDS2、DS8、DS4・・・・・・
DSII、DS□1・・・・・・DSzss 、DS□
6を得ることができる。
エンコーダ回路15は、当該ディジタル情報DS+ 、
DSx 、DS3 、DS、・・・・・・DS115D
S*−+ ・・・・・・DStss 、DS□、を受け
、これを8ビツトのバイナリデータで構成されたディジ
タル情報DSに変換して出力する。
誤差増幅回路13は、抵抗R10,及びRR6!の接続
中点から得られる基準分圧電圧V□、、1を非反転入力
端に受け、サンプリングパルスSPのタイミングに基づ
いて、クランプ回路11に輝度信号Svlのペデスタル
レベルの直流電圧及び当該基準分圧電圧Vllk+1の
誤差電圧VIEをクランプ電圧として出力する。
従ってクランプ回路11を介して、ペデスタルレベルの
直流電圧が、基準分圧電圧Vlllllk+1にクラン
プされた輝度信号SVIを得ることができ、信号レベル
に対して、直流電圧が変動したような輝度信号S■が入
力された場合でも、ペデスタルレベルの信号レベルに対
して比較回路C0Mm++及び、これにより基準分圧電
圧の低い比較回路COM*ss及びCOM□6だけを常
にオン動作させることができる。
これに対して誤差増幅回路14は、抵抗R1及びR4の
接続中点から得られる基準分圧電圧■1.3を非反転入
力端に受け、クランプパルスCPのタイミングに基づい
て、 輝度信号svlに重畳された基準信号の直流電圧
及び当該基準電圧V Ill!の誤差電圧を検出する。
さらに誤差増幅回路14は当該検出結果をサンプルホー
ルドして、抵抗R+ 、Rz 、R3、Ra 、Rs・
・・・・・R皺、Rk*t 、Rh*z・・・・・・R
□s、R□、の基準電圧Villaとして出力する。
従って輝度信号に重畳された基準信号の直流電圧値及び
基準分圧電圧V□、の値とが常に等しくなるような基準
電圧■□を抵抗R+ 、Rt 、Rs、R4、Rs・・
・・・・Rh 、Rk*+ 、R□、・・・・・・R□
2、R2!16に供給することができ、信号レベルに対
して直流電圧が変動したような輝度信号SVが入力され
た場合でも、基準信号の信号レベルに対して、比較回路
coMs及びこれより基準分圧電圧の低い比較回路C0
M4、・旧・・COMm 、COMm、+、・・・・・
・COM□、 、COM□、だけを常にオン動作させる
ことができる。
かくして、クランプ回路11及び誤差増幅回路13が、
輝度信号SVIのペデスタルレベルに対して常に所定の
ディジタル情f[aDs、〜DS□5が得られるように
ペデスタルレベルの直流電圧値を補正する制御回路を構
成するのに対し、誤差増幅回路14は、基準信号の直流
電圧値に基づいて、当該直流電圧値に対して常に所定の
ディジタル情報DSI−DS□5が得られるように、基
準電圧V1.を制御するAGC回路を構成する。
かくして、信号レベルに対して直流電圧が変動した輝度
信号が入力された場合でも、当該輝度信号の信号レベル
に対して正しい値のディジタル情報DSを得ることがで
きる。
以上の構成によれば、基準信号の直流電圧及び所定の抵
抗の基準分圧電圧との誤差電圧を検出するだけの簡易な
構成によって、信号レベルに対して直流レベルが変動し
た輝度信号が入力された場合でも、当該輝度信号の信号
レベルに対して正しい値のディジタル情報を得ることが
できる。
従って、HDVTRにおいては全体として簡易な構成で
各チャンネル間において信号レベル差のないディジタル
情報を得ることができる。
なお上述の実施例においては、分圧抵抗の接続中点から
所望の基準分圧電圧を得るようにした場合について述べ
たが、本発明はこれに限らず、例えば、抵抗回路網を分
圧抵抗と並列に設けて、これより所望の基準分圧電圧を
得るようにしても良い。
また上述の実施例においては、輝度信号に重畳された基
準信号の直流電圧及び基準分圧電圧との誤差電圧に基づ
いて基準電圧を制御する場合について述べたが、比較す
る輝度信号の直流電圧は輝度信号に重畳された基準信号
の信号レベルに限らス例えばペデスタルレベル又はシン
クチップレベルの基準信号の直流電圧値等広く適用する
ことができる。
また上述の実施例においては、2チヤンネルに分割した
輝度信号の1つを入力信号として受け、ディジタル情報
に変換する場合について述べたが、本発明はこれに限ら
ず、例えば色差信号をディジタル情報に変換する場合等
広く適用するようにしても良い。
また上述の実施例においては、本発明をHDVTR用の
時間軸補正装置に適用した場合について述べたが本発明
はこれに限らず、通常のテレビジョン受像機に用いられ
る標準ビデオ信号の時間軸補正装置、さらには時間軸補
正装置に限らず、ビデオ信号をディジタル情報に変換す
るアナログディジタル変換回路に広く適用することがで
きる。
H発明の効果 以上のように本発明によれば、入力信号の直流電圧及び
アナログディジタル変換に用いる基準分圧電圧との誤差
電圧を検出して、その検出結果に基づいて基準電圧を制
御することにより、信号レベルに対して直流電圧が変動
した入力信号が入力された場合でも、当該入力信号の信
号レベルに対して正しい値のディジタル情報を得ること
ができる簡易な構成のアナログディジタル変換回路を得
ることができる。
【図面の簡単な説明】
第1図は本発明によるアナログディジタル変換回路の一
実施例を示すブロック図、第2図は従来のアナログディ
ジタル変換回路を示すブロック図である。 1・・・・・・AGC回路、2.12・・・・・・アナ
ログディジタル変換部、3.11・・・・・・クランプ
回路、13.14・・・・・・誤差増幅回路、COM 
+ 、COMz 、COMz 、C0M4 、・・・・
・・COM m 、COM e=や8、・・・・・・C
0Mg5s 、C0Mg5&・・・・・・比較回路、R
1、Rz 、Rs 、Ra 、Rs・・・・・・Rk%
Rk+I%Rk*1・・・・・・R□s 、RZS&・
・・・・・抵抗。

Claims (1)

  1. 【特許請求の範囲】 基準電圧を分圧抵抗によつて分圧して得られる複数の基
    準分圧電圧を、それぞれ複数の比較回路に受けると共に
    、所定の信号レベルの基準信号が所定のタイミングで重
    畳された入力信号を上記複数の比較回路に受け、上記複
    数の比較回路の比較出力に基づいて上記入力信号をディ
    ジタル情報に変換するようになされたアナログディジタ
    ル変換回路において、 所定の上記基準分圧電圧及び上記基準信号の直流電圧と
    の誤差電圧を検出する誤差増幅回路を具え、上記誤差増
    幅回路の出力信号に基づいて上記基準電圧の値を変化さ
    せることにより、上記入力信号の信号レベルを上記ディ
    ジタル情報に変換するようにしたことを特徴とするアナ
    ログディジタル変換回路。
JP62045622A 1987-02-28 1987-02-28 アナログデイジタル変換回路 Expired - Fee Related JP2546256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62045622A JP2546256B2 (ja) 1987-02-28 1987-02-28 アナログデイジタル変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62045622A JP2546256B2 (ja) 1987-02-28 1987-02-28 アナログデイジタル変換回路

Publications (2)

Publication Number Publication Date
JPS63212219A true JPS63212219A (ja) 1988-09-05
JP2546256B2 JP2546256B2 (ja) 1996-10-23

Family

ID=12724472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62045622A Expired - Fee Related JP2546256B2 (ja) 1987-02-28 1987-02-28 アナログデイジタル変換回路

Country Status (1)

Country Link
JP (1) JP2546256B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165726A (ja) * 1988-12-20 1990-06-26 Ando Electric Co Ltd 入力にバイアスを加えるa/d変換回路
JPH02279020A (ja) * 1989-03-15 1990-11-15 Internatl Business Mach Corp <Ibm> アナログ/デイジタル変換回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194620A (ja) * 1984-03-16 1985-10-03 Shinko Electric Co Ltd A/d変換方法
JPS6190329U (ja) * 1984-11-20 1986-06-12

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60194620A (ja) * 1984-03-16 1985-10-03 Shinko Electric Co Ltd A/d変換方法
JPS6190329U (ja) * 1984-11-20 1986-06-12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165726A (ja) * 1988-12-20 1990-06-26 Ando Electric Co Ltd 入力にバイアスを加えるa/d変換回路
JPH02279020A (ja) * 1989-03-15 1990-11-15 Internatl Business Mach Corp <Ibm> アナログ/デイジタル変換回路

Also Published As

Publication number Publication date
JP2546256B2 (ja) 1996-10-23

Similar Documents

Publication Publication Date Title
JPH104352A (ja) 入力をクランプする方法および装置
JPH09326698A (ja) オフセットを補正する方法および装置
US4410876A (en) D.C. Stabilized analog-to-digital converter
CA1139426A (en) Television signal time base corrector
AU592767B2 (en) Time base corrector
JPH01318490A (ja) 映像信号の欠落補償装置
JPS63212219A (ja) アナログデイジタル変換回路
KR920000430B1 (ko) 주기성잡음제거기능을 갖춘 아날로그신호연결부분처리장치
US4321618A (en) Reproducing system for video tape recorders
JP3325469B2 (ja) 自動利得制御ループ回路
EP0414556B1 (en) Compensating circuit for compensating distortion of video signal by detecting distortion of ramp signal in video signal
US4300172A (en) Playback system with amplitude correction for frequency modulated signals
JP2685589B2 (ja) 映像信号の量子化装置
JP2751351B2 (ja) 映像信号再生処理回路
JP2570115B2 (ja) フィードバッククランプ装置
JP2544352B2 (ja) 映像信号の歪補正装置
KR0134764B1 (ko) 디지탈 브이씨알의 자동 트랙킹 제어장치
KR100213011B1 (ko) 직류레벨 재생회로
JPH0326957B2 (ja)
JPH04172657A (ja) スキュー補正装置
JPH03273790A (ja) 画像信号処理回路
JPH05122652A (ja) 映像信号記録再生装置
JPS63232777A (ja) 映像信号処理回路
JPH03256469A (ja) 画像信号記録再生システム
JPH03119879A (ja) 信号再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees