JPS63211467A - 回路構成復元方式 - Google Patents
回路構成復元方式Info
- Publication number
- JPS63211467A JPS63211467A JP62046038A JP4603887A JPS63211467A JP S63211467 A JPS63211467 A JP S63211467A JP 62046038 A JP62046038 A JP 62046038A JP 4603887 A JP4603887 A JP 4603887A JP S63211467 A JPS63211467 A JP S63211467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal line
- restored
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000003786 synthesis reaction Methods 0.000 claims description 13
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概 要]
本発明は、論理回路合成システムにおいて、回路合成結
果或いは途中結果に対して、ある指定回路部分のみを元
の状態に戻し再度その回路に対する合成処理を行えるよ
う、回路の変更過程の履歴から元の状態を取り出すと共
に、接続関係の整合をとるように構成したものである。
果或いは途中結果に対して、ある指定回路部分のみを元
の状態に戻し再度その回路に対する合成処理を行えるよ
う、回路の変更過程の履歴から元の状態を取り出すと共
に、接続関係の整合をとるように構成したものである。
[産業上の利用分野]
本発明は、CAD (計算機援用設計)分野に係わり、
特に論理回路合成システムの処理方式に関する。
特に論理回路合成システムの処理方式に関する。
論理回路合成システムにおいては、種々の合成方法を適
用しながら、回路の構成を変更してゆくが、合成結果や
中間結果の一部を、適用した方法とは別の方法により再
度合成を行いたい場合がある。
用しながら、回路の構成を変更してゆくが、合成結果や
中間結果の一部を、適用した方法とは別の方法により再
度合成を行いたい場合がある。
しかし、復元の必要のない回路部分まで元の状態にして
しまうと、処理の二重手間が生じオーバヘッドが大きく
なってしまう。
しまうと、処理の二重手間が生じオーバヘッドが大きく
なってしまう。
このため、必要個所のみを復元するための処理方式が必
要となる。
要となる。
[従来の技術〕
従来の復元方式としては、変更された回路構成を順次保
存して履歴をとり、必要とする回路部分が元の状態に戻
るまで、保存されているデータを最近のものから順に取
り出し、現在の回路の構成を変更してゆく方法が考えら
れている。
存して履歴をとり、必要とする回路部分が元の状態に戻
るまで、保存されているデータを最近のものから順に取
り出し、現在の回路の構成を変更してゆく方法が考えら
れている。
[発明が解決しようとする問題点]
上記の復元方式によると、復元の必要でない部分、或い
は復元したくない部分までも元の状態に戻してしまうこ
とになる。
は復元したくない部分までも元の状態に戻してしまうこ
とになる。
また、指定範囲の回路部分のみのデータを取り出して復
元しようとすると、接続関係が変更されているため、復
元により接続関係の整合がとれなくなるという問題があ
る。
元しようとすると、接続関係が変更されているため、復
元により接続関係の整合がとれなくなるという問題があ
る。
例えば、第3図に示すような処理の流れ(a) −(b
)→(c)で得られた回路構成(c)から、MPX部分
を復元する場合を考える。
)→(c)で得られた回路構成(c)から、MPX部分
を復元する場合を考える。
図の右側は、公知のLISP言語により、条件および処
理を記述したものである。
理を記述したものである。
1.2,3.−・・はエントリ番号である。
エントリ番号1の(inv netl : net2)
は、信号線(netl)と(net2)の間にインバー
タがあることを示す。
は、信号線(netl)と(net2)の間にインバー
タがあることを示す。
エントリ番号2の(inv netl: net3)は
同様に、信号線(netl)と(net3−)の間にイ
ンバータがあることを示す。
同様に、信号線(netl)と(net3−)の間にイ
ンバータがあることを示す。
エントリ番号3の(ana net2 net4 :
net5)は、信号線(net2)と(net4)を入
力とし、信号線(ne t5)を出力とするAND回路
があることを示す。
net5)は、信号線(net2)と(net4)を入
力とし、信号線(ne t5)を出力とするAND回路
があることを示す。
エントリ番号4の(and net3 net6 :
net7)は同様に、(net3) と(net6)を
入力とし、(net7)を出力とするAND回路がある
ことを示す。
net7)は同様に、(net3) と(net6)を
入力とし、(net7)を出力とするAND回路がある
ことを示す。
エントリ番号5の(or net5 net7 : n
et8)は、信号線(net5)と(net7)を入力
とし、信号線(net8)を出力とするOR回路がある
ことを示す。
et8)は、信号線(net5)と(net7)を入力
とし、信号線(net8)を出力とするOR回路がある
ことを示す。
以上、1〜5が、元の回路を表す記述である。
次に、図(b)の回路構成への変換の処理を示すエント
リ番号6の記述は、エントリ番号3,4゜5の示す回路
、即ち二つのAND回路と一つのOR回路を、(net
2)、 (net4)、 (net3)、 (net6
)を入力とし、(net8)を出力とするマルチプレク
サMPXに変換することを示す。
リ番号6の記述は、エントリ番号3,4゜5の示す回路
、即ち二つのAND回路と一つのOR回路を、(net
2)、 (net4)、 (net3)、 (net6
)を入力とし、(net8)を出力とするマルチプレク
サMPXに変換することを示す。
次に、図(c)の回路構成への変換の処理を示すエント
リ番号7および8の記述は、エントリ番号1.2で示す
二つのインバータを、(netl)を入力としくnet
9)を出力とする一つのインバータに変換し、エントリ
番号6で記述したMPXの入力を、(net9)、 (
net4)、 (net9)、 (net6)に変更し
たことを示す。
リ番号7および8の記述は、エントリ番号1.2で示す
二つのインバータを、(netl)を入力としくnet
9)を出力とする一つのインバータに変換し、エントリ
番号6で記述したMPXの入力を、(net9)、 (
net4)、 (net9)、 (net6)に変更し
たことを示す。
以上のようにして得られた回路構成(c)から、MPX
部分の復元のため、図の右側に記述された接続関係の履
歴でMPXの親となる状態1〜5のデータを復元すると
、回路構成(c)の左のインバータまで復元してしまう
ことになる。また、対応する履歴のみを復元するためM
PXを生成する親となるデータ3〜5でデータ8を置き
換えると、現在のインパーク出力は(net9)である
のに対し、復元された回路への入力は(net2)およ
び(net3)となり、整合がとれない。
部分の復元のため、図の右側に記述された接続関係の履
歴でMPXの親となる状態1〜5のデータを復元すると
、回路構成(c)の左のインバータまで復元してしまう
ことになる。また、対応する履歴のみを復元するためM
PXを生成する親となるデータ3〜5でデータ8を置き
換えると、現在のインパーク出力は(net9)である
のに対し、復元された回路への入力は(net2)およ
び(net3)となり、整合がとれない。
本発明は、このような従来の問題点を解消した新規な回
路構成復元方式を提供しようとするものである。
路構成復元方式を提供しようとするものである。
[問題点を解決するための手段]
第1図は本発明の回路構成復元方式の原理ブロック図を
示す。
示す。
図において、1は処理手段であり、回路構成の復元処理
を行う部分である。
を行う部分である。
2は格納手段であり、必要なデータを格納する。
21は接続関係データであり、回路素子の接続関係を表
し、合成処理のごとに記載され、合成処理の履歴を示す
。第3図の右側のデータと同様である。
し、合成処理のごとに記載され、合成処理の履歴を示す
。第3図の右側のデータと同様である。
22はポインタであり、変更された回路素子の接続関係
を表すデータから、これを生成する元になったデータへ
のエントリを示す。
を表すデータから、これを生成する元になったデータへ
のエントリを示す。
11は回路構成復元手段であり、復元すべき回路部分の
現在の状態データをエントリとし、格納手段2から復元
ずべき状態データを検索し、これを現在の状態データと
して回路構成を変更する処理を行う。
現在の状態データをエントリとし、格納手段2から復元
ずべき状態データを検索し、これを現在の状態データと
して回路構成を変更する処理を行う。
12は整合調整手段であり、上記回路構成復元手段11
による処理に平行して信号線の整合性を検査し、不整合
部分があればこれを補正する。
による処理に平行して信号線の整合性を検査し、不整合
部分があればこれを補正する。
[作用]
復元を指定された回路部分の現在の状態のデータから、
ポインタにしたがって、これを生成する元となったデー
タを順次たどることによって、指定された回路部分のみ
の復元を行うことができる。
ポインタにしたがって、これを生成する元となったデー
タを順次たどることによって、指定された回路部分のみ
の復元を行うことができる。
また、整合調整手段により、信号線の整合を検査し不整
合部分を補正することによって、回路合成の過程での信
号線名の変更により生ずる不整合を解消して復元するこ
とができる。
合部分を補正することによって、回路合成の過程での信
号線名の変更により生ずる不整合を解消して復元するこ
とができる。
[実施例〕
以下第2図に示す実施例により、本発明をさらに具体的
に説明する。
に説明する。
第2図において、1は処理装置であり、第1図に示した
処理手段に相当し回路構成復元手段および整合調整手段
を内蔵している。
処理手段に相当し回路構成復元手段および整合調整手段
を内蔵している。
2は記憶装置であり、第1図に示した格納手段に相当す
る。
る。
図には、記憶装置2内に格納された回路構成の合成およ
び復元関係のデータのみを例示している。
び復元関係のデータのみを例示している。
図において、■はエントリ番号であり、■は接続関係デ
ータである。
ータである。
■は接続関係を生成した元のデータ (以下、親という
)へのポインタを示し、■は接続関係のデータから生成
された接続データ (以下、子という)へのポインタを
示す。
)へのポインタを示し、■は接続関係のデータから生成
された接続データ (以下、子という)へのポインタを
示す。
第2図に記載された例は、第3図の従来例で示した例と
同一である。
同一である。
以下、第3図を参照して、本実施例による復元処理の流
れを説明する。
れを説明する。
(1)指定回路の現在のデータを取り出す。
第2図の場合では、8番のデータ。
(2)このデータから目標となる状態まで、親へのポイ
ンタをたどり、対応するすべての親を取り出す。また、
同一素子に対する信号名の変更をテーブルに記憶させる
。
ンタをたどり、対応するすべての親を取り出す。また、
同一素子に対する信号名の変更をテーブルに記憶させる
。
図の場合、データ8から、データ6を経由して親データ
の集合3,4.5が求まり、またデータ8とデータ6か
ら、信号の対応表(net9)= (net2+ ne
t3)が得られる。
の集合3,4.5が求まり、またデータ8とデータ6か
ら、信号の対応表(net9)= (net2+ ne
t3)が得られる。
(3)求めた親の集合から、逆に全ての子のデータをた
どり、現在の回路構成で復元しなければならない回路部
分を決定する。
どり、現在の回路構成で復元しなければならない回路部
分を決定する。
図の場合、指定された回路素子のデータ8のみとなる。
(4)復元すべき状態を表す親のデータにおいて、信号
線の対応表に表れる元の信号を現在の信号に変換する。
線の対応表に表れる元の信号を現在の信号に変換する。
ただし、複数の出力が一つの信号に変換された場合は、
その信号線の現在の接続先の素子のデータを取り出し、
その信号線が変更された時点のデータへ遡り、復元すべ
きデータとその出力光の関係を検索して整合をとる。
その信号線の現在の接続先の素子のデータを取り出し、
その信号線が変更された時点のデータへ遡り、復元すべ
きデータとその出力光の関係を検索して整合をとる。
図の場合は、信号線の不整合は入力のみであるため、n
et2とne t3をnet9で置き換える。
et2とne t3をnet9で置き換える。
これにより、(and net9 net4 : ne
t5) (and net9 net6 : net
7)が得られる。
t5) (and net9 net6 : net
7)が得られる。
(5)上記処理を行った子供のデータを現在の回路デー
タから削除し、(4)の処理で得た親データを書き込む
。
タから削除し、(4)の処理で得た親データを書き込む
。
図の場合は、(mpx net9 net4 net9
net6 : ne t8)のデータが現在の回路状
態の記述から削除され% (and net9 net
4 : net5) (and net9 net5
: net7)などが書き加えられる。これにより回路
の状態は、 (and net9 net4 : net5)(an
d net9 net6 : net7)(or ne
t5 net7 : net8)(inv netl
: net9) となり、MPX部分のみが元の状態に戻り、信号線の整
合は保たれる。
net6 : ne t8)のデータが現在の回路状
態の記述から削除され% (and net9 net
4 : net5) (and net9 net5
: net7)などが書き加えられる。これにより回路
の状態は、 (and net9 net4 : net5)(an
d net9 net6 : net7)(or ne
t5 net7 : net8)(inv netl
: net9) となり、MPX部分のみが元の状態に戻り、信号線の整
合は保たれる。
[発明の効果]
以上説明のように本発明によれば、指定した回路部分の
みの復元が行われ、且つ信号線の整合が保たれることと
なり、論理回路合成システムの処理効率の向上に寄与す
る効果は極めて大である。
みの復元が行われ、且つ信号線の整合が保たれることと
なり、論理回路合成システムの処理効率の向上に寄与す
る効果は極めて大である。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例の構成を示す図、第3図は従
来例の処理の流れを示す図である。 図面において、 1は処理装置(処理手段)、 2は記憶装置(格納手段)、 11は回路構成復元手段、 12は整合調整手段、2
1は接続関係データ、 22はポインタ、をそれぞ
れ示す。 本発明の原理ブロック図 第1図 第 2 図 第 3 図
来例の処理の流れを示す図である。 図面において、 1は処理装置(処理手段)、 2は記憶装置(格納手段)、 11は回路構成復元手段、 12は整合調整手段、2
1は接続関係データ、 22はポインタ、をそれぞ
れ示す。 本発明の原理ブロック図 第1図 第 2 図 第 3 図
Claims (1)
- 【特許請求の範囲】 合成規則を適用して論理回路の構成を変更する論理回路
合成システムにおいて、 回路素子の接続関係を表すデータ(21)と、変更対象
となる回路素子の接続関係を表すデータと該データを変
更した後の接続関係を表すデータの間のポインタ(22
)を格納する格納手段(2)と、復元を指定された回路
部分の現在の状態データから、格納手段(2)中の復元
すべき状態データを検索し該データを現在の状態データ
として回路構成を変更する回路構成復元手段(11)と
、信号線の整合性を検査し不整合部分を補正する整合調
整手段(12)を備え、 指定された回路範囲部分のみの回路構成を復元するよう
構成したことを特徴とする回路構成復元方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62046038A JPS63211467A (ja) | 1987-02-27 | 1987-02-27 | 回路構成復元方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62046038A JPS63211467A (ja) | 1987-02-27 | 1987-02-27 | 回路構成復元方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63211467A true JPS63211467A (ja) | 1988-09-02 |
Family
ID=12735867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62046038A Pending JPS63211467A (ja) | 1987-02-27 | 1987-02-27 | 回路構成復元方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63211467A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04367075A (ja) * | 1991-06-13 | 1992-12-18 | Toshiba Corp | ハードウェア設計システム及び方法 |
-
1987
- 1987-02-27 JP JP62046038A patent/JPS63211467A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04367075A (ja) * | 1991-06-13 | 1992-12-18 | Toshiba Corp | ハードウェア設計システム及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6557150B1 (en) | Method of extracting timing characteristics of transistor circuits, storage medium storing timing characteristic library, LSI designing method, and gate extraction method | |
Shinsha et al. | Incremental logic synthesis through gate logic structure identification | |
JPS6386076A (ja) | 論理回路図処理装置 | |
JPS63211467A (ja) | 回路構成復元方式 | |
Chroust | Duplicate instances of elements of a software process model | |
US3023958A (en) | Information handling apparatus | |
JP2714015B2 (ja) | 論理回路合成装置 | |
JPS59117660A (ja) | シミユレ−シヨン状態復元処理方式 | |
Du et al. | Circuit structure and switching function verification | |
JP3032874B2 (ja) | 等価回路作成方法および論理シミュレーション方法 | |
JPS63280301A (ja) | 遅延時間最適化方法 | |
JPH01237769A (ja) | 符号解読型選択論理生成装置 | |
JP2839574B2 (ja) | 不定値を含む論理回路の照合方式 | |
JPS6311715B2 (ja) | ||
SU805322A1 (ru) | Система дл автоматизированногопРОЕКТиРОВАНи и упРАВлЕНи TEXHO-лОгичЕСКиМи пРОцЕССАМи B МиКРОэлЕКТРО-НиКЕ | |
JPH06119156A (ja) | プログラム自動生成方法 | |
JPH0448390A (ja) | 論理回路のシミュレーション方法 | |
JPH01292482A (ja) | ディジタル/アナログ混在回路シミュレーション方式 | |
JPS62267842A (ja) | プログラムチエツク方式 | |
Morris et al. | Structured abstract schematics | |
JPS5969850A (ja) | 図的言語を用いた回路シミユレ−シヨン方法 | |
JPH034335A (ja) | 経路抽出方法及び経路抽出装置 | |
JPH0512370A (ja) | 論理回路模擬試験装置 | |
LIAO et al. | Automatic Generation and Verification of Sufficient Correctness Properties of Synchornous Array Processors | |
JPH02294843A (ja) | 論理検証装置 |