JPS63211441A - プリント板検査方法 - Google Patents
プリント板検査方法Info
- Publication number
- JPS63211441A JPS63211441A JP62044767A JP4476787A JPS63211441A JP S63211441 A JPS63211441 A JP S63211441A JP 62044767 A JP62044767 A JP 62044767A JP 4476787 A JP4476787 A JP 4476787A JP S63211441 A JPS63211441 A JP S63211441A
- Authority
- JP
- Japan
- Prior art keywords
- printed board
- output vector
- defective
- stimulus
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 239000013598 vector Substances 0.000 claims abstract description 42
- 230000002950 deficient Effects 0.000 claims abstract description 33
- 238000007689 inspection Methods 0.000 claims abstract description 25
- 238000012360 testing method Methods 0.000 claims description 21
- 238000007619 statistical method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000638 stimulation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、マイクロプロセッサを援用してプリント板の
良否を判定するプリント板検査方法に関する。
良否を判定するプリント板検査方法に関する。
[従来の技術]
従来より、マイクロプロセッサを搭載して動作するプリ
ント板の不良箇所をマイクロプロセッサを援用して追求
する解析装置があるが、この追求手順のプログラミング
は検査対象となっているプリント板の動作を熟知した人
が様々な故障パターンを推定しながら作成する必要があ
った。
ント板の不良箇所をマイクロプロセッサを援用して追求
する解析装置があるが、この追求手順のプログラミング
は検査対象となっているプリント板の動作を熟知した人
が様々な故障パターンを推定しながら作成する必要があ
った。
[発明が解決しようとする問題点コ
このため、テストプログラム作成に費やす工数が多大と
なる上に、想定外の故障パターンについてはフォールト
ロケーシミンしかしていできない等という不都合があっ
た。
なる上に、想定外の故障パターンについてはフォールト
ロケーシミンしかしていできない等という不都合があっ
た。
本発明は、このような点に鑑みてなされたもので、解析
プログラムを全く必要とすることなく、また誤判定の起
因しない解析方法を実現したプリント板検査方法を提供
することにある。
プログラムを全く必要とすることなく、また誤判定の起
因しない解析方法を実現したプリント板検査方法を提供
することにある。
[問題点を解決するための手段]
このような目的を達成するために、本発明は、プリント
板に搭載されたマイクロプロセッサを対象としてエミュ
レーションを行うインサーキット・エミュレータと、対
象プリント板に与えるステイミュラスを発生するパター
ンジェネレータと、特定のタイミングで対象プリント板
からの出力ベクタを検出するタイミングアナライザとか
らなる同一構成の第1および第2の検査手段と、この第
1およびm2の検査手段を適宜に駆動すると共に、得ら
れた出力ベクタの比較を行いプリント板の良否を判定す
る機能と、ステイミュラスを与えたときの出力ベクタ出
現時間幅を特定することのできる機能を有した主処理装
置とを備え、第1および第2の検査手段に良品プリント
板および被試験プリント板をそれぞれ接続して、同一の
ステイミュラスに対する回路端末からの出力ベクタをグ
ループごとに測定する工程と、測定された両プリント板
からの信号を比較する工程と、 前記比較において一致した場合は被試験プリント板が良
品であると判定し、一致しない場合は新たに良品プリン
ト板に対してステイミュラスを与えてその出力ベクタを
測定する操作を複数回繰り返し、得られた出力ベクタか
ら意味のある信号の出現タイミングを統計的手法により
求め、前記被試股プリント板に対し同一のステイミュラ
スを与えて前記求めたタイミングに出現する回路端末の
出力ベクタを測定し、良品プリント板からの出力ベクタ
と同一か否かを比較し、良品または不良品の判定を行う
工程と からなることを特徴とする。
板に搭載されたマイクロプロセッサを対象としてエミュ
レーションを行うインサーキット・エミュレータと、対
象プリント板に与えるステイミュラスを発生するパター
ンジェネレータと、特定のタイミングで対象プリント板
からの出力ベクタを検出するタイミングアナライザとか
らなる同一構成の第1および第2の検査手段と、この第
1およびm2の検査手段を適宜に駆動すると共に、得ら
れた出力ベクタの比較を行いプリント板の良否を判定す
る機能と、ステイミュラスを与えたときの出力ベクタ出
現時間幅を特定することのできる機能を有した主処理装
置とを備え、第1および第2の検査手段に良品プリント
板および被試験プリント板をそれぞれ接続して、同一の
ステイミュラスに対する回路端末からの出力ベクタをグ
ループごとに測定する工程と、測定された両プリント板
からの信号を比較する工程と、 前記比較において一致した場合は被試験プリント板が良
品であると判定し、一致しない場合は新たに良品プリン
ト板に対してステイミュラスを与えてその出力ベクタを
測定する操作を複数回繰り返し、得られた出力ベクタか
ら意味のある信号の出現タイミングを統計的手法により
求め、前記被試股プリント板に対し同一のステイミュラ
スを与えて前記求めたタイミングに出現する回路端末の
出力ベクタを測定し、良品プリント板からの出力ベクタ
と同一か否かを比較し、良品または不良品の判定を行う
工程と からなることを特徴とする。
[作用]
本発明では、同一構成の検査手段により良品プリント板
と被試験プリント板に同一のステイミュラスを与えて、
それにより出力される出力ベクタを双方で比較し、一致
した場合は被試験プリント板が良品であると判定し、一
致しない場合は、良品プリント板に対して複数回同一の
検査を繰り返して意味のある出力ベクタの出現タイミン
グをあいまい性を加味して(適宜の時間幅を持たせて)
特定し、被試験プリント板からの出力ベクタがそのあい
まい性を認めるタイミングで出現した場合には良品と判
定する。
と被試験プリント板に同一のステイミュラスを与えて、
それにより出力される出力ベクタを双方で比較し、一致
した場合は被試験プリント板が良品であると判定し、一
致しない場合は、良品プリント板に対して複数回同一の
検査を繰り返して意味のある出力ベクタの出現タイミン
グをあいまい性を加味して(適宜の時間幅を持たせて)
特定し、被試験プリント板からの出力ベクタがそのあい
まい性を認めるタイミングで出現した場合には良品と判
定する。
[実施例コ
以下図面を参照して本発明の詳細な説明する。
第1図は本発明に係る検査方法を実施するための試験装
置の構成ブロック図である。図において、1はホストコ
ンピュータ、CART表示装置およびキーボード等で構
成される主処理装置、2はテスト・アクセラレータであ
る。
置の構成ブロック図である。図において、1はホストコ
ンピュータ、CART表示装置およびキーボード等で構
成される主処理装置、2はテスト・アクセラレータであ
る。
10は良品のプリント板を接続して検査する第1の検査
手段、20は被試験プリント板(ここでは不良品のプリ
ント板ともいう)を接続して検査する第2の検査手段で
ある。Wllの検査手段と第2の検査手段とは同一の構
成であり、テスト・アクセラレータ2により高速に切り
換えられて主処理装置により制御されるようになってい
る。
手段、20は被試験プリント板(ここでは不良品のプリ
ント板ともいう)を接続して検査する第2の検査手段で
ある。Wllの検査手段と第2の検査手段とは同一の構
成であり、テスト・アクセラレータ2により高速に切り
換えられて主処理装置により制御されるようになってい
る。
第1の検査手段10において、11はインサーキット・
エミュレータ、12はパターンジェネレータ、13はタ
イミングアナライザ、14はマイクロプロセッサ搭載の
良品被試験プリント板である。
エミュレータ、12はパターンジェネレータ、13はタ
イミングアナライザ、14はマイクロプロセッサ搭載の
良品被試験プリント板である。
インサーキット・エミュレータ11、パターンジェネレ
ータ12およびタイミングアナライザ13は主処理装置
1により制御される。インサーキット・エミュレータ1
1は、被試験プリント板14のマイクロプロセッサをエ
ミュレーションするために設けられたエミュレータであ
る。
ータ12およびタイミングアナライザ13は主処理装置
1により制御される。インサーキット・エミュレータ1
1は、被試験プリント板14のマイクロプロセッサをエ
ミュレーションするために設けられたエミュレータであ
る。
パターンジェネレータ12は、被試験プリント板14に
与えるステイミュラス(検査用の所定の信号)を発生す
るものである。そのステイミュラスは、マイクロプロセ
ッサ実行プログラムとベクタ指定とからなり、被試験プ
リント板のマイクロプロセッサによりそれが解釈され実
行される。ベクタは各信号の状71!(HIGHまたは
LOWの信号)を表わす情報データであり、ベクタを指
定してマイクロプロセッサの実行プログラムを実行する
(インサーキット・エミュレータにより実行される)こ
とにより目的部分を指定のベクタに基づいて動作させる
ことができる。
与えるステイミュラス(検査用の所定の信号)を発生す
るものである。そのステイミュラスは、マイクロプロセ
ッサ実行プログラムとベクタ指定とからなり、被試験プ
リント板のマイクロプロセッサによりそれが解釈され実
行される。ベクタは各信号の状71!(HIGHまたは
LOWの信号)を表わす情報データであり、ベクタを指
定してマイクロプロセッサの実行プログラムを実行する
(インサーキット・エミュレータにより実行される)こ
とにより目的部分を指定のベクタに基づいて動作させる
ことができる。
タイミングアナライザ13は、出力ベクタを読取る際の
期間を管理するもので、主処理袋[1により指定された
期間のみ出力ベクタの読取りを可能にする。
期間を管理するもので、主処理袋[1により指定された
期間のみ出力ベクタの読取りを可能にする。
第2の検査手段20は、被試験プリント板24が接続さ
れるが、その他の構成については第1の検査手段10と
同等である。
れるが、その他の構成については第1の検査手段10と
同等である。
このような構成における動作を次に説明する。
被試験プリント板24の良否判定は、プリント板の末端
回路の出力ベクタの比較により行う。
回路の出力ベクタの比較により行う。
すなわち、主処理装置1が不良枝端末信号を認識すると
、そのテストベクタすなおちステイミュラスを繰り返し
入力しながら良品プリント板と不良品プリント板との全
端末信号について−11,’M定を行う。
、そのテストベクタすなおちステイミュラスを繰り返し
入力しながら良品プリント板と不良品プリント板との全
端末信号について−11,’M定を行う。
一致判定は、多数の端末を小グループに分割し。
グループ単位で時分割に出力データ(出力ベクタ)を取
り込みつつ、良品プリント板と不良品プリント板との端
末信号を全点比較する。そして良品プリント板との不一
致点を検出し、不具合点のポイントアウトを行う。
り込みつつ、良品プリント板と不良品プリント板との端
末信号を全点比較する。そして良品プリント板との不一
致点を検出し、不具合点のポイントアウトを行う。
この場合主処理装置1は、テスト・アクセラレータ2を
適宜切り換えて第1および第2の検査手段を駆動して、
同一動作を行わせる。
適宜切り換えて第1および第2の検査手段を駆動して、
同一動作を行わせる。
なお、回路の一部には、与えているステイミュラスに対
して不一致信号(良品プリント板と異なる出力ベクタ)
を出力しているにも拘らず良品である場合があり得る。
して不一致信号(良品プリント板と異なる出力ベクタ)
を出力しているにも拘らず良品である場合があり得る。
そのような場合には、その回路信号点については、良品
プリント板14に対して繰り返し検査を行いその出力ベ
クタを繰り返し判定することにより、当該信号がステイ
ミュラスに対して意味のある信号となっているか否かの
判定を行う。更に詳しく説明すれば次の通りである。
プリント板14に対して繰り返し検査を行いその出力ベ
クタを繰り返し判定することにより、当該信号がステイ
ミュラスに対して意味のある信号となっているか否かの
判定を行う。更に詳しく説明すれば次の通りである。
第2図に示すように、良品プリント板14にステイミュ
ラスを与え回路端末ay b* Qp y等から第3図
のCRT表示例に示すような信号を抽出する。タイミン
グアナライザ13は、この際には特に取り込みのタイミ
ングを特定しないで出力波形をほぼ連続的に総べて取り
込む。
ラスを与え回路端末ay b* Qp y等から第3図
のCRT表示例に示すような信号を抽出する。タイミン
グアナライザ13は、この際には特に取り込みのタイミ
ングを特定しないで出力波形をほぼ連続的に総べて取り
込む。
このような測定動作を複数回繰り返して行い、データを
主処理装置1にロギングしておく、主処理装置1では、
複数回のデータから統計的処理により指定の出力ベクタ
が得られるまでの時間関係TdとTsとを求める。
主処理装置1にロギングしておく、主処理装置1では、
複数回のデータから統計的処理により指定の出力ベクタ
が得られるまでの時間関係TdとTsとを求める。
Tdは、トリガー用の信号(第3図の波形TRGで、エ
ミュレータにおいて適宜の信号をトリガー信号とするこ
とができる。)が立ち上がってから正解出力ベクタを得
るまでの時点(タイミングtrgQからtrglまでの
時間、あるいはtrgQからt rg3までの時間)を
表わす。
ミュレータにおいて適宜の信号をトリガー信号とするこ
とができる。)が立ち上がってから正解出力ベクタを得
るまでの時点(タイミングtrgQからtrglまでの
時間、あるいはtrgQからt rg3までの時間)を
表わす。
また、Tsは、前記タイミングt’ r g 1あるい
はtrg2のずれ幅である。タイミングtrglあるい
はt rg2は、非同期的なタイミングであり、必ずし
も固定的で一定なタイミング(trgoの時間を基準と
したタイミング)ではなく、各被試験プリント板ごとに
相対的にばらつくものである。なお、°このずれ@Ts
をここでは信号タイミングのあいまい性という。
はtrg2のずれ幅である。タイミングtrglあるい
はt rg2は、非同期的なタイミングであり、必ずし
も固定的で一定なタイミング(trgoの時間を基準と
したタイミング)ではなく、各被試験プリント板ごとに
相対的にばらつくものである。なお、°このずれ@Ts
をここでは信号タイミングのあいまい性という。
次に第2の検査手段2oを起動して、前記と同一のステ
イミュラスを不良品プリント板に与え、出力ベクタを測
定する。このときタイミングアナライザ23は、前記時
点Tdの最小値から最大値までの範囲内すなわちTsの
時間幅内においてのみ出力ベクタをサンプルする。
イミュラスを不良品プリント板に与え、出力ベクタを測
定する。このときタイミングアナライザ23は、前記時
点Tdの最小値から最大値までの範囲内すなわちTsの
時間幅内においてのみ出力ベクタをサンプルする。
このようにして得た両プリント板からの出力ベクタを比
斂し、同一ベクタである場合は良品、一致しないベクタ
である場合は不良品と判定する。
斂し、同一ベクタである場合は良品、一致しないベクタ
である場合は不良品と判定する。
[発明の効果]
以上詳細に説明したように1本発明によれば、解析プロ
グラムシーケンスの記述を要することなく、また誤判断
の起きないプリント板検査が実現できる。
グラムシーケンスの記述を要することなく、また誤判断
の起きないプリント板検査が実現できる。
また1、良品プリント板用の検査手段も不良品プリント
板検査手段と同一の構成となっているため、常時は不良
品プリント板用として2系統を並列運転して検査を行う
ことができる副次的な利点がある。
板検査手段と同一の構成となっているため、常時は不良
品プリント板用として2系統を並列運転して検査を行う
ことができる副次的な利点がある。
第1図は本発明の方法を実施するための装置の一実施例
を示す要部構成図、第2図および!3図は動作を説明す
るための説明図である。 1・・・主処理装置、2・・・テストアクセラレータ、
1o・・・第1の検査手段、20・・・第2の検査手段
、11、・・・インサーキット・エミュレータ、12゜
22・・・パターンジェネレータ、13.23・・・タ
イミングアナライザ、14・・・良品プリント板、24
・・・被試験プリント板。
を示す要部構成図、第2図および!3図は動作を説明す
るための説明図である。 1・・・主処理装置、2・・・テストアクセラレータ、
1o・・・第1の検査手段、20・・・第2の検査手段
、11、・・・インサーキット・エミュレータ、12゜
22・・・パターンジェネレータ、13.23・・・タ
イミングアナライザ、14・・・良品プリント板、24
・・・被試験プリント板。
Claims (1)
- 【特許請求の範囲】 プリント板に搭載されたマイクロプロセッサを対象とし
てエミュレーションを行うインサーキット・エミュレー
タと、対象プリント板に与えるスティミュラスを発生す
るパターンジェネレータと、特定のタイミングで対象プ
リント板からの出力ベクタを検出するタイミングアナラ
イザとからなる同一構成の第1および第2の検査手段と
、 この第1および第2の検査手段を適宜に駆動すると共に
、得られた出力ベクタの比較を行いプリント板の良否を
判定する機能と、スティミュラスを与えたときの出力ベ
クタ出現時間幅を特定することのできる機能を有した主
処理装置とを備え、第1および第2の検査手段に良品プ
リント板および被試験プリント板をそれぞれ接続して、
同一のスティミュラスに対する回路端末からの出力ベク
タをグループごとに測定する工程と、 測定された両プリント板からの信号を比較する工程と、 前記比較において一致した場合は被試験プリント板が良
品であると判定し、一致しない場合は新たに良品プリン
ト板に対してスティミュラスを与えてその出力ベクタを
測定する操作を複数回繰り返し、得られた出力ベクタか
ら意味のある信号の出現タイミングを統計的手法により
求め、前記被試験プリント板に対し同一のスティミュラ
スを与えて前記求めたタイミングに出現する回路端末の
出力ベクタを測定し、良品プリント板からの出力ベクタ
と同一か否かを比較し、良品または不良品の判定を行う
工程と からなることを特徴とするプリント板検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62044767A JPS63211441A (ja) | 1987-02-27 | 1987-02-27 | プリント板検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62044767A JPS63211441A (ja) | 1987-02-27 | 1987-02-27 | プリント板検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63211441A true JPS63211441A (ja) | 1988-09-02 |
Family
ID=12700568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62044767A Pending JPS63211441A (ja) | 1987-02-27 | 1987-02-27 | プリント板検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63211441A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118156A (en) * | 1979-03-02 | 1980-09-10 | Brother Ind Ltd | Substrate test device |
-
1987
- 1987-02-27 JP JP62044767A patent/JPS63211441A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118156A (en) * | 1979-03-02 | 1980-09-10 | Brother Ind Ltd | Substrate test device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1523060A (en) | Printed circuit board tester | |
JPS6469974A (en) | Method and apparatus for diagnosing fault on circuit board | |
US5390194A (en) | ATG test station | |
US5066909A (en) | Apparatus for testing an electronic circuit having an arbitrary output waveform | |
US6615379B1 (en) | Method and apparatus for testing a logic device | |
US20050240389A1 (en) | Virtual test environment | |
US6249891B1 (en) | High speed test pattern evaluation apparatus | |
US6014033A (en) | Method of identifying the point at which an integrated circuit fails a functional test | |
JPS63211441A (ja) | プリント板検査方法 | |
CN111143211A (zh) | 离线快速检测测试设置准确性的方法 | |
CN107346128A (zh) | 用于锁控板的自动化测试方法和系统 | |
CN106019021B (zh) | 电子设备测试装置的通用测试工装及其测试方法 | |
JPS59132378A (ja) | ロジツク回路試験装置 | |
JP2002333469A (ja) | 半導体試験用プログラムデバッグ装置 | |
JPS63173978A (ja) | プリント板検査方法 | |
US6099161A (en) | Asynchronous analog or digital frequency measurement on digital test equipment | |
EP0194788A2 (en) | Automatic test equipment and method for operating it | |
Bashkirov et al. | Comparative analysis of software products for virtual simulation of electrical circuits | |
JPH10170585A (ja) | 回路基板検査方法 | |
US5870316A (en) | Methods of using simultaneous test verification software | |
JP2920561B2 (ja) | 1チップマイクロコンピュータのテスト方法 | |
JPS60189039A (ja) | 自動不良部品解析装置 | |
KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
JPH04114445A (ja) | 半導体試験システム | |
CN107765171A (zh) | 电子元器件的检测方法及系统 |