JPS6321064Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案はスイツチ回路に関するものである。

従来、増幅器等において複数のスイツチを並列
に接続して使用する場合、例えば第１図に示すよ
うに２回路２接点のスイツチでは、スイツチＳ１
の接片ａ１とスイツチＳ２の接片ａ２とを入力信
号線路Ｌ１に接続し、接点ｂ１とｂ２を出力信号
線路Ｌ２に、また接点Ｃ１とＣ２を出力信号線路
Ｌ３にそれぞれ接続していた。

この第１図のように構成したスイツチ回路の使
用例としては、ムービング・コイル型ピツクアツ
プ・カートリツジ（以下MC型カートリツジとい
う）の出力切換回路がある。

MC型カートリツジは、周知の様に、その出力
信号レベルは極めて低く、また出力信号回路のイ
ンピーダンスは極めて低く構成されている。

したがつて、このMC型カートリツジ回路のよ
うに、低信号レベル、低インピーダンス回路で
は、その回路の損失を極力少なくするために、ス
イツチ回路を並列接続して使用している。

ところが、このように接続すると、スイツチＳ
１とスイツチＳ２において信号が同一方向に流れ
ることにより、スイツチの機械的制約から信号線
路とアース回路との間に大きなループを形成する
ため、低レベル信号の増幅等の場合このループへ
電源トランス等からの漏洩磁束が鎖交して雑音を
拾う欠点があつた。

この考案は、上記欠点に鑑み雑音の発生を少な
くしたスイツチ回路を提供することを目的とする
ものである。

以下この考案の一実施例を示す第２図に基づい
て詳細に説明する。

第２図において、スイツチＳ１の接片ａ１は入
力信号線路Ｌ１に、接点ｂ１は出力信号線路Ｌ２
に、接点Ｃ１は出力信号線路Ｌ３にそれぞれ接続
されている。またスイツチＳ２の接片ａ２は出力
信号線路Ｌ２に、接点ｂ２は入力信号線路Ｌ１の
それぞれ接続されている。

この第２図に示す実施例の場合、出力信号線路
Ｌ２側に重点を置いて構成されたもので、もう一
方の出力信号線路Ｌ３側は、比較的重要でない回
路に使用するように構成されている。

使用例としては、接点ｂ１，ｂ２側、すなわち
出力信号線路Ｌ２側は、MC型カートリツジ回路
に使用する場合で、この回路のインピーダンスは
極めて低く出力レベルは極めて低い。したがつ
て、このスイツチ回路における回路損失を極力少
なくするため、スイツチ回路をパラレルに使用す
るように構成されている。

このように接続すると、スイツチＳ１の接片ａ
１とｂ１の間を流れる信号と、スイツチＳ２の接
片ａ２とｂ２の間を流れる信号は、互いに逆方向
に流れることになるため、スイツチＳ１部分とア
ース回路との間で形成されるループによつて拾わ
れる雑音と、スイツチＳ２部分とアース回路との
間で形成されるループによつて拾われる雑音とは
互いにキヤンセルし合うことになる。したがつ
て、出力信号線路Ｌ２側に表われる雑音は著しく
低減される。

一方、接点Ｃ１，Ｃ２側すなわち出力信号線路
Ｌ３は、ムービング・マグネツト型ピツクアツ
プ・カートリツジ回路に使用する場合で、この回
路のインピーダンスは、高く（MC型カートリツ
ジ回路に比較して）、その出力信号レベルも高い
ので、ハムなどの雑音レベルを無視しうるので、
スイツチ回路はシングル構成となつている。した
がつて、この場合は、上述したMC型カートリツ
ジ回路のようなキヤンセル効果はない。

なお、上記実施例では２個のスイツチの接続に
ついて述べたが、２個以上のスイツチを並列接続
する場合も信号が交互に逆方向に流れるように接
続すれば良い。

また、スイツチＳ１及びＳ２は２回路２接点リ
レースイツチを用いても良い。

以上述べたように、この考案によれば複数のス
イツチを並列接続して用いる場合、信号が互いに
逆方向に流れるように接続したので、スイツチ内
部で拾う雑音を互いに打ち消し合わせることによ
り出力信号線路に表われる雑音を大幅に減少させ
ることができる。また、このキヤンセル効果は、
スイツチの接続の仕方を工夫するだけで得られる
ので、コスト的にも有利である。

【図面の簡単な説明】

第１図は従来のスイツチ回路の回路図、第２図
はこの考案の一実施例を示す回路図である。 Ｌ１……入力信号線路、Ｌ２及びＬ３……出力
信号回路、Ｓ１及びＳ２……スイツチ。

Claims (1)

【実用新案登録請求の範囲】
1. 信号線路中に複数のスイツチを並列接続して用
   いるスイツチ回路において、前記複数のスイツチ
   を信号が互いに逆方向に流れるように接続して構
   成したことを特徴とするスイツチ回路。