JPS63206009A - 電圧制御発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、無線機等に使用される電圧制御発振回路に係
り、特に共振回路のインダクタとしてマイクロストリッ
プラインを採用した場合における高温時の動作の安定化
を図った電圧制御発振回路に関するものである。

「従来の技術」 マイクロストリップラインをインダクタとして使用した
従来の発振回路について、ＦＥＴによるゲート接地のク
ラップ形電圧制御発振回路を例として第４図に基づき説
明すると、（１）は発振回路の主体となるＦＥＴで、こ
のＦ　Ｅ　Ｔ　（１）のゲートは接地され、ソースとド
レンには発振のためコンデンサ（２）　（３）　（４）
が結合されるとともに、インダクタとしてのマイクロス
トリップライン（５）が結合されている。また、制御電
圧端子（６）には側路コンデンサ（７）と抵抗（８）を
介して周波数制御用の可変容量ダイオード（９）が結合
され、さらに直流阻止コンデンサ（１０）を介して前記
マイクロストリップライ”ン（５）に結合されている。

電源端子（１１）は高周波チョークコイル（１２）を介
してＦ　Ｅ　Ｔ　（１）のドレンに結合され、また、前
記Ｆ　Ｅ　Ｔ　（１）のソースはバイアス抵抗（１３）
と直流阻止用コンデンサ（１４）を介して出力端子（１
５）に結合されている。（１６）は側路コンデンサであ
る。

このような電圧制御発振回路においては、インダクタ（
５）としてＱの高い空心コイルを用いる方が側帯波雑音
の点から有利であるが、振動によりＳ／Ｎ比が劣化し易
いという欠点がある。そのため、従来はこの種のインダ
クタ（５）としてマイクロストリップラインが用いられ
ていた。

「発明が解決しようとする問題点」 発振のためのインダクタとしてマイクロストリップライ
ンを用いた発振回路では、共振回路のＱが低くなるため
、高温での能動素子のパラメータの変化により発振条件
が悪化したとき発振出力の急激な低下や発振停止の状態
となり易いという問題があった。ＦＥＴ（１）のドレン
とマイクロストリップライン（５）との間のコンデン−
＋Ｊ−（４）の容量を大きくとると、この症状はよくな
る。しかし、側帯波雑音１周波数安定度か劣化するとい
う問題があった。

「問題点を解決するための手段」 本発明は上述のような高温での発振出力の低下や停止が
起りにくく、かつ側帯波雑音が少なく、周波数安定度の
すぐれた回路を供給するためになされたもので、マイク
ロストリップラインを共振回路のインダクタとして使用
してなる電圧制御発振回路において、能動素子と帰還回
路との間にインダクタを挿入してなるものである。

「作用」 能動素子と帰還回路との間にインダクタを挿入すると、
この挿入されたインダクタの作用により高温においても
発振条件を維持されて能動素子のパラメータ変化によっ
て起こる発振停止が防止される。

「実施例」 以下、本発明の一実施例を図面に基づき説明する。

第１図は本発明の基本的回路で能動素子としてＦＥＴ（
１）を用い、このＦ　Ｅ　Ｔ　（１）のドレンとソース
間にコンデンサ（３）を挿入し、ソースと接地間にコン
デンサ（２）を挿入し、ドレンと接地間にコンデンサ（
４）とマイクロストリップライン（５）との直列回路を
挿入してクラップ形発振回路を構成し。

さらに１本発明ではこの発振回路のＦ　Ｅ　Ｔ　（１）
のゲートと接地間に、空心コイルまたはマイクロストリ
ップラインからなるインダクタ（１７）を挿入してなる
ものである。具体的には第２図に示すように、第４図の
従来回路と同一回路において、ＦＥＴ（１）のゲートと
接地間にインダクタ（１７）を挿入してなるものである
。

このような構成において、制御電圧端子（６）からの制
御電圧が可変容量ダイオード（９）に印加されるとその
容量が変化して共振条件が変化し発振周波数が変化する
。ＦＥＴ（１）のゲートに接続されたインダクタ（１７
）は、高温においても発振条件を維持できるようにし、
Ｆ　Ｅ　Ｔ　（１）のパラメータ変化によっておこる発
振停止を防止する。

つぎに、第３図は能動素子としてトランジスタ（１）を
用いた他の実施例を示し、本発明によるインダクタ（１
７）はこのトランジスタ（１）のベースに挿入してなる
ものである。その作用は第２図の場合と略同様である。

「発明の効果」 本発明は上述のように構成したので、Ｑの低いマイクロ
ストリップラインからなるインダクタを用いても高温に
て安定した発振をし、また１発振停止防止のコンデンサ
のクラップ容量を小さくできるため、側帯波雑音、周波
数安定度のすぐれたものが得られるという効果を有する
。

【図面の簡単な説明】

第１図は本発明による電圧制御発振回路の基本回路図、
第２図は、能動素子としてＦＥＴを用いた本発明による
電圧制御発振回路図、第３図は能動素子としてトランジ
スタを用いた本発明による電圧制御発振回路図、第４図
は従来の電圧制御発振回路図である。 （１）・・・能動素子（ＦＥＴまたはトランジスタ）、
（２）（３）　（４）・・・発振用コンデンサ、（５）
・・・発振用インダクタ、（１７）・・・インダクタ。 出願人　　株式会社富士通ゼネラル 第　　１　　図 第　　３　　図

Claims (3)

【特許請求の範囲】
1. （１）マイクロストリップラインを共振回路のインダク
   タとして使用してなる電圧制御発振回路において、能動
   素子と帰還回路との間にインダクタを挿入してなること
   を特徴とする電圧制御発振回路。
2. （２）能動素子はＦＥＴからなり、このＦＥＴのゲート
   と接地間にインダクタを挿入してなる特許請求の範囲第
   １項記載の電圧制御発振回路。
3. （３）能動素子はトランジスタからなり、このトランジ
   スタのベースと接地間にインダクタを挿入してなる特許
   請求の範囲第１項記載の電圧制御発振回路。