JPS63205982A - Manufacture of semiconductor laser - Google Patents

Manufacture of semiconductor laser

Info

Publication number
JPS63205982A
JPS63205982A JP3959887A JP3959887A JPS63205982A JP S63205982 A JPS63205982 A JP S63205982A JP 3959887 A JP3959887 A JP 3959887A JP 3959887 A JP3959887 A JP 3959887A JP S63205982 A JPS63205982 A JP S63205982A
Authority
JP
Japan
Prior art keywords
layer
type
active layer
mesa
shaped part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3959887A
Other languages
Japanese (ja)
Other versions
JPH0810780B2 (en
Inventor
Yukikazu Hanamitsu
花光 幸和
Toshio Tsuchiya
土屋 富志夫
Shigemi Yamaguchi
山口 茂実
Akihiko Asai
浅井 昭彦
Katsuo Makita
牧田 克男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP3959887A priority Critical patent/JPH0810780B2/en
Publication of JPS63205982A publication Critical patent/JPS63205982A/en
Publication of JPH0810780B2 publication Critical patent/JPH0810780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To obtain a laser whose active layer is narrow, whose oscillation mode is stable and whose threshold electric current is low by a method wherein an inverted-mesa-shaped part is formed by using a first etching solution and, in succession, a vertical-shaped part and a forward-mesa-shaped part are formed by using a second etching solution. CONSTITUTION:A p-type InP clad layer 12, an InGaAsP active layer 13 and an n-type InP clad layer 14 are formed on a p-type InP substrate 11. A stripe-shaped SiO2 film 23 to be used for a mask is formed on the layer 14; an etching process is executed up to the clad layer 12 over the active layer 13 by using a solution of Br2-CH3OH as a first etching solution so as to form an inverted-mesa-shaped part 20; then, another etching process is executed up to an intermediary part of the substrate 11 by using another solution of hydrochloric acid as a second etching solution so as to form a vertical-shaped part 21 and a forward-mesa- shaped part 22. Then, a p-type buried layer 15, an n-type buried layer 16 and a p-type buried layer 17 are formed in succession at the circumference of these mesa stripes. If the etching process is executed in such a way that the active layer 13 is situated near the part connecting the inverted-mesa-shaped part 20 to the vertical-shaped part 12 the width W of the active layer can be narrowed. By this setup, it is possible to stabilize an oscillation mode of a laser beam and to lower a threshold electric current while a high output is maintained.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体レーザの製造方法に係わり、特にp型半
導体を基板とした埋込み構造の半導体レーザの製造方法
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor laser, and more particularly to a method for manufacturing a buried structure semiconductor laser using a p-type semiconductor as a substrate.

[従来の技術] 近年、光通信の光源などの用途で、種々の半導体レーザ
が開発されているが、このような半導体レーザとしてp
型半導体を基板とした埋込み構造の半導体し°−ザが開
発されている。
[Prior Art] In recent years, various semiconductor lasers have been developed for applications such as light sources in optical communications.
A semiconductor laser with a buried structure using a molded semiconductor as a substrate has been developed.

第6図はp型半導体基板としてn型1nPを使用した半
導体レーザの断面図である。すなわち、図中1はn型1
nP基板であり、このn型1nP基板1上に同じくn型
1nPのクラッド層2゜In Ga As Pからなる
活性層3.n型1nP(7)クラッド層4が積層されて
いる。そして、積層されたクラッドl!2.活性層3.
クラッドl!14の周囲をn型1nP埋込層5とp型1
nP埋込層6とで覆っている。そして、両側に電極7,
8が取付けられている。
FIG. 6 is a cross-sectional view of a semiconductor laser using n-type 1nP as a p-type semiconductor substrate. In other words, 1 in the figure is n-type 1
On this n-type 1nP substrate 1, there is also a cladding layer 2 of n-type 1nP and an active layer 3 made of InGaAsP. An n-type 1nP (7) cladding layer 4 is laminated. And laminated cladding! 2. Active layer 3.
Clad l! 14 is surrounded by an n-type 1nP buried layer 5 and a p-type 1
It is covered with an nP buried layer 6. And electrodes 7 on both sides,
8 is installed.

このような構造の半導体レーザの製造方法は、例えば特
開昭57−206082号公報に記載されているように
、n型1nP基板1上にp型InPのクラッド12をエ
ピタキシャル成長法で形成させ、このn型1nPのクラ
ッド!2上にざらにln Ga As Pの活性層3を
同じくエピタキシャル成長法で成長させ、この活性13
の上にn型InPのクラッドI4をエピタキシャル成長
法で形成する。その後、このn型1nPのクラッド層4
のストライブ形成用パターン位置にSiO2の絶縁層を
形成し、この絶縁層をマスクにしてこのエピタキシャル
成長層を(110)方向にρ型1nP基板1に達するま
で逆メサ形状にエツチングする。その後、メサエッチン
グされた部分にn型InP埋込層5をエピタキシャル成
長させ、さらにこのn型InP埋込115の上に、n型
1nPjl込震6をエピタキシャル成長させる。その後
、SiO2の絶縁層を除去し、両側に電極7,8を蒸着
する。
A method for manufacturing a semiconductor laser having such a structure is to form a p-type InP cladding 12 on an n-type 1nP substrate 1 by epitaxial growth, as described in, for example, Japanese Patent Laid-Open No. 57-206082. N-type 1nP cladding! An active layer 3 of ln Ga As P is grown roughly on top of the active layer 13 by the same epitaxial growth method.
A cladding I4 of n-type InP is formed thereon by epitaxial growth. After that, this n-type 1nP cladding layer 4
An insulating layer of SiO2 is formed at the stripe forming pattern position, and using this insulating layer as a mask, the epitaxially grown layer is etched in the (110) direction into an inverted mesa shape until it reaches the ρ-type 1nP substrate 1. Thereafter, an n-type InP buried layer 5 is epitaxially grown on the mesa-etched portion, and an n-type 1nPjl buried layer 6 is epitaxially grown on this n-type InP buried layer 115. Thereafter, the insulating layer of SiO2 is removed and electrodes 7 and 8 are deposited on both sides.

この場合、電流制限層となるn型1nPM!込層5とp
W1nP埋込層6との間のpn接合部9の位置を活性層
3より下方に位置させることにより、活性113を通過
しない図中点線で示すもれ電流は、抵抗率の高いp型I
n PI6を経由するので、その値は少なくなり、高効
率、高出力の半導体レーザが実現できる。
In this case, the n-type 1nPM which becomes the current limiting layer! Including layer 5 and p
By locating the pn junction 9 with the W1nP buried layer 6 below the active layer 3, the leakage current shown by the dotted line in the figure that does not pass through the active layer 113 is transferred to the p-type I with high resistivity.
Since it passes through n PI6, its value is reduced, and a semiconductor laser with high efficiency and high output can be realized.

[発明が解決しようとする問題点] しかしながら、上述した製造方法で!IJ造された第6
図に示す半導体レーザにおいてもまだ次のような問題が
あった。すなわち、半導体ンーザにおいて安定したレー
ザ光線を得ると共に低しきい値電流を得るためには、活
性層3の幅Wをできるだけ狭くして、横方向に対して単
一の発振モードで発光するように制御することが必要で
ある。しかし、第6図の構造の半導体レーザにおいては
、活性層3の幅Wは逆メサ構造のくびれ部の幅dより必
ず大きくなる。したがって、活性層3の幅Wを狭くする
には、くびれ部の幅dをできるだけ狭くする必要がある
。しかしながら、くびれ部の幅dを狭くすると、実線で
示す電流の通路が狭くなるので、急激に垂直方向の抵抗
が増大して発熱が生じ、高出力が得られなくなる問題が
発生する。例えば必要とするレーザ光線の波長によって
は上記活性層3の幅Wを2−以下に制御するのが望まし
い場合が発生するが、前述した製造方法で製造された第
6図の半導体レーザにおいては、活性13の幅Wを2−
以下にするとくびれ部の幅dをさらに狭くする必要があ
るので、現実問題として活性層3の幅を2−以下にする
ことは非常に困難である。
[Problems to be solved by the invention] However, with the above manufacturing method! IJ built 6th
The semiconductor laser shown in the figure still has the following problems. That is, in order to obtain a stable laser beam and a low threshold current in a semiconductor laser, the width W of the active layer 3 is made as narrow as possible so that light is emitted in a single oscillation mode in the lateral direction. It is necessary to control. However, in the semiconductor laser having the structure shown in FIG. 6, the width W of the active layer 3 is always larger than the width d of the constriction of the inverted mesa structure. Therefore, in order to narrow the width W of the active layer 3, it is necessary to make the width d of the constriction part as narrow as possible. However, if the width d of the constriction is narrowed, the current path shown by the solid line becomes narrower, and the resistance in the vertical direction increases rapidly, causing heat generation, resulting in the problem that high output cannot be obtained. For example, depending on the required wavelength of the laser beam, there may be cases where it is desirable to control the width W of the active layer 3 to 2- or less, but in the semiconductor laser of FIG. 6 manufactured by the above-mentioned manufacturing method, The width W of active 13 is 2-
If it is less than 2, it is necessary to further narrow the width d of the constriction, so as a practical matter, it is very difficult to reduce the width of the active layer 3 to 2- or less.

なお、活性113の位置をくびれ部の方へ接近させるこ
とが考えられるが、過度に活性層3とくびれ部とを接近
させるとエッチング工程や埋込層のエピタキシャル成長
工程における寸法精度との関係で不良品が多発して製造
製品の歩留りが低下する問題がある。
Note that it is possible to move the active layer 3 closer to the constriction, but if the active layer 3 and the constriction are brought too close together, problems may arise in relation to dimensional accuracy in the etching process and the epitaxial growth process of the buried layer. There is a problem that the yield of manufactured products decreases due to the high number of non-defective products.

本発明はこのような事情に鑑みてなされたものであり、
その目的とするところは、くびれ部を解消するように垂
直形状にエツチングすることによって、活性層の幅を狭
くし、さらに第1の埋込層として基板と同じp型を用い
ることにより、直列抵抗を下げ、高出力を維持したまま
レーザ光線の発振モードの安定化と低しきい値電流化を
可能にした半導体レーザの製造方法を提供することにあ
る。
The present invention was made in view of these circumstances, and
The purpose of this is to reduce the width of the active layer by etching it vertically to eliminate the constriction, and to use the same p-type layer as the substrate as the first buried layer to reduce the series resistance. An object of the present invention is to provide a method for manufacturing a semiconductor laser that makes it possible to stabilize the oscillation mode of a laser beam and lower the threshold current while maintaining high output.

[問題点を解決するための手段] 本゛発明の半導体レーザの製造方法は、p型半導体基板
上に、少なくともIn Ga As P活性層を含む半
導体層を積層させた多層膜構造ウェハーを形成する第1
のエピタキシャル成長工程と:多層膜構造ウェハー表面
に帯状に絶縁膜を形成し、絶l1IW!Aが形成された
多層膜構造ウェハーを第1のエツチング液で活性層に達
するまで逆メサ形状にエツチングする第1のエツチング
工程と;第2のエツチング液で活性層より下部を垂直形
状及び順メサ形状にエツチングす、る第2のエツチング
工程と;第1および第2のエツチング工程によって形成
された逆メサ形状と垂直形状と順メサ形状とが連続する
メサストライプの周囲を、p型の第1の埋込層とn型の
第2の埋込層とp型の第3の埋込層とをこの順序に形成
するように埋込む第2のエピタキシャル成長工程とを具
備するものである。
[Means for Solving the Problems] The method for manufacturing a semiconductor laser of the present invention includes forming a multilayer structure wafer in which semiconductor layers including at least an InGaAsP active layer are laminated on a p-type semiconductor substrate. 1st
Epitaxial growth process: Forming a band-shaped insulating film on the surface of a multilayer film structure wafer, making absolutely no difference! A first etching step in which the multilayer film structure wafer on which A is formed is etched into an inverted mesa shape with a first etching solution until it reaches the active layer; a second etching solution is used to form a vertical and forward mesa shape below the active layer; a second etching step of etching into a p-type first etching shape; The second epitaxial growth step includes a second epitaxial growth step of forming a buried layer, a second n-type buried layer, and a third p-type buried layer in this order.

[作用] このような半導体レーザの製造方法であれば、第1のエ
ピタキシャル成長工程で作成された多層膜構造ウェハー
は第1のエツチング工程によって活性層に達するまで逆
メサ形状にエツチングされ、続いて第2のエツチング工
程によって活性層より下部が垂直形状および順メサ形状
にエツチングされる。その結果、多層膜構造ウェハーは
上から逆メサ形状、垂直形状、順メサ形状が連続するメ
サストライプにエツチングされる。そして、このメサス
トライプにp−n−pの順序で埋込層が形成される。そ
の結果、従来のくびれ部が解消され、活性層の幅を垂直
部の幅にほぼ一致させることが可能となる。また、活性
層下方の直−列抵抗を低下させることができる。
[Function] With such a semiconductor laser manufacturing method, the multilayer film structure wafer created in the first epitaxial growth process is etched into an inverted mesa shape in the first etching process until it reaches the active layer, and then the multilayer structure wafer is etched in the first etching process until it reaches the active layer. In the second etching step, the portion below the active layer is etched into a vertical shape and a forward mesa shape. As a result, the multilayer structure wafer is etched into a mesa stripe in which an inverted mesa shape, a vertical mesa shape, and a forward mesa shape are successive from above. Then, buried layers are formed in this mesa stripe in pn-p order. As a result, the conventional constricted portion is eliminated, and the width of the active layer can be made approximately equal to the width of the vertical portion. Furthermore, the series resistance below the active layer can be reduced.

[実施例] 以下本発明の一実施例を図面を用いて説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第1図は実施例の半導体レーザの製造方法で製造された
半導体レーザの断面図である。図示するようにn型1n
P基板11上に同じくn型1nPのクラッド層12.I
nGaAsPからなる活性113、 n型InPのクラ
ッド8!14が積層されている。積層されたクラッド層
12.活性113゜クラッド!114の周囲をp型In
P埋込1l115とn型1nP埋込1116とp型In
P埋込層17とで覆っている。そして、両側に電極18
.19が取付けられている。
FIG. 1 is a cross-sectional view of a semiconductor laser manufactured by the semiconductor laser manufacturing method of the example. As shown in the figure, n-type 1n
On the P substrate 11, there is also an n-type 1nP cladding layer 12. I
An active layer 113 made of nGaAsP and cladding 8!14 made of n-type InP are laminated. Laminated cladding layer 12. Active 113° clad! 114 is surrounded by p-type In
P buried 1l115 and n type 1nP buried 1116 and p type In
It is covered with a P buried layer 17. And electrodes 18 on both sides
.. 19 is installed.

このような構造において、クラッド!114と活性層1
3とで逆メサ形状部20を形成し、クラッド層12とp
型In PM板11の上端部とで垂直形状部21を形成
し、n型1nP基板の上部で順メサ形状部22を形成し
ている。
In such a structure, clad! 114 and active layer 1
3 to form an inverted mesa-shaped portion 20, and the cladding layer 12 and p
A vertical portion 21 is formed with the upper end of the In type PM board 11, and a forward mesa portion 22 is formed with the upper portion of the n-type 1nP substrate.

次に第1図に示す半導体レーザの製造方法を第2図を用
いて説明する。
Next, a method for manufacturing the semiconductor laser shown in FIG. 1 will be explained using FIG. 2.

まず、第2図(a)に示すように、Znを不純1會 物(キャリア濃度 5x10ca+”)とする(ioo
)面のn型1nP基板11上に同じ<Znを不純物(キ
ャリア濃度 2 XIOtx” )とする厚さ2.0−
のp型InPのクラッド112.Znを不純物(キャリ
ア濃度 2×10 α°3)とする厚さ0.1−のn型
1 n +−xG axA S t−1/p Vの活性
層13゜3nを不純物(キャリア濃度 7X10aII
−3)とする厚さ2.0 譚のn型InPのクラッド層
14を通常の液相エピタキシャル成長法により上記各寸
法に順次成長させる。そして、多層膜構造ウェハーを得
る。但し、0≦×≦0.47.0≦y≦1である。
First, as shown in FIG. 2(a), Zn is made into one impurity (carrier concentration 5×10ca
) plane with a thickness of 2.0− with Zn as an impurity (carrier concentration 2XIOtx”)
p-type InP cladding 112. The active layer 13°3n of n-type 1 n + - x G axA S t-1/p V with a thickness of 0.1- with Zn as an impurity (carrier concentration 2x10 α°3) as an impurity (carrier concentration 7x10a II
-3) An n-type InP cladding layer 14 having a thickness of 2.0 mm is sequentially grown to each of the above dimensions by a normal liquid phase epitaxial growth method. Then, a multilayer film structure wafer is obtained. However, 0≦x≦0.47.0≦y≦1.

次に第2図(b)に示すようにn型1nPのクラッド層
14の上に(011)方向に平行にストライプ形成用パ
ターン位置に、絶縁!!23として酸化シリコン(Si
 02 )  又は窒化シリコン(Si 3 N4 )
を帯状に形成する。その後第2図(C)に示すように、
第1のエツチング液としてブロム−メタノール液(Sr
 2−CH30H)で活性1113を越えてわずかにp
型!nPのクラッド層12に達するまでエツチングを行
ない、逆メサ形状部20 ((111) A面)を形成
する。
Next, as shown in FIG. 2(b), insulating! ! As 23, silicon oxide (Si
02) or silicon nitride (Si3N4)
Form into a strip. After that, as shown in Figure 2 (C),
Brome-methanol solution (Sr
2-CH30H) with activity exceeding 1113 and slightly p
Type! Etching is performed until the nP cladding layer 12 is reached, and an inverted mesa-shaped portion 20 ((111) A plane) is formed.

次に第2図(d)に示すように、第2のエッチンダ液ト
シテ塩MFB液(HCI  : H20−4: 1 )
を用いて例えば室温で35秒間程度、n型1nP基板1
1の中間位置までエツチングする。すると図示するよう
に、クラッド層12とn型1nP基板11部に垂直形状
部21((01〒)面)および順メサ形状部22 ((
111) 8面)が形成される。
Next, as shown in FIG. 2(d), a second etching agent Toshite salt MFB solution (HCI: H20-4: 1)
For example, for about 35 seconds at room temperature, the n-type 1nP substrate 1
Etch to the middle position of 1. Then, as shown in the figure, a vertical portion 21 ((01〒) plane) and a forward mesa portion 22 ((
111) 8 sides) are formed.

そして、最終的に上から下へ逆メサ形状部20゜垂直形
状部21.順メサ形状部22が連続するメサストライプ
が得られる。なお、垂直形状部21の高さは約2.0譚
である。
Finally, from top to bottom, the inverted mesa-shaped portion 20° and the vertical-shaped portion 21. A mesa stripe with continuous mesa-shaped portions 22 is obtained. Note that the height of the vertical portion 21 is approximately 2.0 mm.

次に第2図(e)に示すように、上記メサストライプの
周囲を埋込むために、第1の埋込層として過飽和温度1
2℃で7nを不純物(キャリア濃度 2X10ffi°
3)とするn型1nP埋込115をエピタキシャル成長
法で成長させる。この場合、n型1nP埋込115の上
端をメサストライプの垂直形状部21の中間部よりやや
上部に位置させる。次にこの第1の埋込!!15の次に
第2の埋込層としてSnを不純物 (キャリア濃度 l
X10”c°3)とするn型TnP埋込層16を二相融
液法で成長させる。この場合、n型InP埋込層16の
上端を垂直形状部21の活性層13の直下とする。最後
に第3の埋込層としてZnを不純物(キャリア濃度 2
 X 10  cut” )とするp型InP埋込層1
7を絶縁823の高さまで過飽和温度12℃で成長させ
る。
Next, as shown in FIG. 2(e), in order to bury the periphery of the mesa stripe, a first burying layer with a supersaturation temperature of 1.
7n as an impurity (carrier concentration 2X10ffi°) at 2℃
3) An n-type 1nP buried layer 115 is grown by epitaxial growth. In this case, the upper end of the n-type 1nP buried portion 115 is positioned slightly above the middle portion of the vertical portion 21 of the mesa stripe. Next is this first embedding! ! Next to 15, Sn is added as an impurity (carrier concentration l
An n-type TnP buried layer 16 of x10"c°3) is grown by a two-phase melt method. In this case, the upper end of the n-type InP buried layer 16 is placed directly below the active layer 13 of the vertical portion 21. Finally, as a third buried layer, Zn is added as an impurity (carrier concentration 2
p-type InP buried layer 1 with
7 is grown to the height of the insulation 823 at a supersaturation temperature of 12°C.

その後、第2図(f)に示すように、絶縁層23を除去
し、n型1nPのクラッド[114及びp型1nP埋込
!!17の表面にAu −Ge −Niを蒸着してn側
の電極18を形成し、p型1nP基板11の裏面にAu
−Znを蒸着してn側の電極19を形成する。しかして
、第1区に示す構造の半導体レーザが得られる。
Thereafter, as shown in FIG. 2(f), the insulating layer 23 is removed and an n-type 1nP cladding [114 and p-type 1nP buried! ! Au-Ge-Ni is vapor-deposited on the surface of the p-type 1nP substrate 17 to form an n-side electrode 18, and Au-Ge-Ni is deposited on the back surface of the p-type 1nP substrate 11.
-Zn is deposited to form the n-side electrode 19. Thus, a semiconductor laser having the structure shown in Section 1 is obtained.

次にこのような製造方法で製造された半導体レーザの電
極18.19間に電圧を印加すると、電流が第1図中実
線矢印で示すようにp型1nP基板11から順メサ形状
品22.垂直形状部21を通過して活性層13へ流入す
る。また、実線で示す電流の他に、図中一点鎖線矢印で
示すように、p型rnP基板11からpPJ!lnP埋
込1115を経由する電流も活性層へ流入する。したが
って、活性層13はこれ等の電流によって励起される。
Next, when a voltage is applied between the electrodes 18 and 19 of the semiconductor laser manufactured by such a manufacturing method, the current flows from the p-type 1nP substrate 11 to the mesa-shaped product 22. It passes through the vertically shaped portion 21 and flows into the active layer 13 . In addition to the current shown by the solid line, as shown by the dashed-dotted line arrow in the figure, pPJ! Current through the lnP implant 1115 also flows into the active layer. Therefore, the active layer 13 is excited by these currents.

この場合、活性層13の幅Wは垂直形状部21の幅Wと
ほぼ等しくなる。すなわち、活性層13の幅Wと垂直形
状部分21の幅Wとの間の寸法関係は、第6図に示した
従来の半導体レーザの活性層3の幅Wとくびれ部の幅d
との間の寸法関係に比較して大幅に改良される。したが
って、たとえ活性層13の幅Wを狭くしてもこの幅Wよ
り狭いくびれ部の幅dが存在しないために、電流路の幅
が制限されることがないので、直列抵抗が大幅に上昇す
ることはない。加えて、電流はp型1nP埋込M15に
も流れるため、さらに直列抵抗が低下する。その結果、
高出力を維持したままで、活性層13の幅Wを狭くする
ことによって、レーザ光線の発振モードの安定化と低し
きい値電流化が可能となる。
In this case, the width W of the active layer 13 is approximately equal to the width W of the vertical shaped portion 21. That is, the dimensional relationship between the width W of the active layer 13 and the width W of the vertical portion 21 is the width W of the active layer 3 and the width d of the constriction portion of the conventional semiconductor laser shown in FIG.
The dimensional relationship between Therefore, even if the width W of the active layer 13 is narrowed, since there is no width d of the constriction narrower than this width W, the width of the current path is not limited, and the series resistance increases significantly. Never. In addition, since current also flows through the p-type 1nP buried M15, the series resistance further decreases. the result,
By narrowing the width W of the active layer 13 while maintaining high output, it becomes possible to stabilize the oscillation mode of the laser beam and lower the threshold current.

第3図および第4図は第1図に示した実施例の構造の半
導体レーザの特性図であり、第6図に示した従来構造の
半導体レーザとの比較で示す。但し実施例構造および従
来構造の半導体レーザの活性113.3の幅Wを共に1
.5tI!!tとした場合を示す。この場合、実施例構
造における垂直形状部21の幅Wは1.5.であるのに
対して、従来構造におけるくびれ部の幅dは0.5譚で
ある。第3図から明らかなように、実施例構造において
は、くびれ部が存在しないために、垂直方向の抵抗が少
ないので、電流増加に対して電圧上昇が少なく、対電圧
特性に優れていることが理解できる。
3 and 4 are characteristic diagrams of the semiconductor laser having the structure of the embodiment shown in FIG. 1, and are shown in comparison with the semiconductor laser having the conventional structure shown in FIG. 6. However, the width W of the active layer 113.3 of the semiconductor laser of the example structure and the conventional structure is both 1.
.. 5tI! ! The case where t is shown is shown. In this case, the width W of the vertical shaped portion 21 in the example structure is 1.5. In contrast, the width d of the constriction in the conventional structure is 0.5 mm. As is clear from FIG. 3, in the example structure, since there is no constriction, the vertical resistance is small, so the voltage rise is small with respect to the current increase, and the voltage characteristics are excellent. It can be understood.

さらに、第4図においても、同一′R流値に対してレー
ザ光線の出力を増大できることが叩解できる。
Furthermore, it can be seen from FIG. 4 that the output of the laser beam can be increased for the same 'R flow value.

また、垂直形状部21の幅Wと活性層13の幅Wとはほ
ぼ同じ寸法であるので、同一活性層幅Wを得る場合、活
性層13の幅W制御が第6図に示した従来構造の活性層
3の幅Wi制御に比較して製造時における制御が容易で
ある。またエッチング工程時における制御すべき最小幅
は第6図の従来構造においてはくびれ部の幅dであるの
に対して実施例においては活性層13の幅Wである。し
たがってエッチング精度により制御可能な最小幅が規制
される場合は、活性幅〜■を従来構造に比較してより狭
く設定できる。
Furthermore, since the width W of the vertically shaped portion 21 and the width W of the active layer 13 are approximately the same dimension, when obtaining the same active layer width W, the width W of the active layer 13 can be controlled in accordance with the conventional structure shown in FIG. The width Wi of the active layer 3 can be easily controlled during manufacturing compared to the width Wi of the active layer 3 shown in FIG. Further, the minimum width to be controlled during the etching process is the width d of the constriction in the conventional structure shown in FIG. 6, whereas it is the width W of the active layer 13 in this embodiment. Therefore, if the minimum width that can be controlled is restricted by etching accuracy, the active width ~1 can be set narrower than in the conventional structure.

さらに、第5図(a)に示すように(111) 8面が
露出するように順メサ形状部22をエツチング形成して
いるので、p型1nP埋込層15を過飽和温度12℃で
エピタキシャル成長させる場合に、結晶成長がスムース
に行なわれる。その結果、順メサ形状部22および垂直
形状郡部21近傍における各埋込!!15.16の寸法
精度を大幅に向上できる。
Furthermore, as shown in FIG. 5(a), since the forward mesa-shaped portion 22 is formed by etching so that the (111) 8 plane is exposed, the p-type 1nP buried layer 15 is grown epitaxially at a supersaturation temperature of 12°C. In this case, crystal growth occurs smoothly. As a result, each embedment in the vicinity of the forward mesa-shaped portion 22 and the vertical-shaped group portion 21! ! The dimensional accuracy of 15.16 can be greatly improved.

ちなみに、第5図(b)に示すように順メサ形状部を形
成せずに、垂直形状部のみの構造であれば、垂直形状部
の成長が早くなりすぎて、図示するように埋込層の結晶
がスムースに成長しな(て境界面においてとぎれ部が発
生する場合が多い。
Incidentally, if the structure is made up of only vertical portions without forming a mesa-shaped portion as shown in FIG. The crystals do not grow smoothly, and breaks often occur at the interface.

また、逆メサ形状部20と(011)面を有する垂直形
状部21と<111)8面を有する順メサ形状部22と
でメサストライプを形成するとともに、活性1!!13
を逆メサ形状部2oにおける垂直形状部21との接続部
の真上に位置させているので、二相融液法によるエピタ
キシャル成長法を用いることによってn型1nP埋込!
!16の先端を活性層13の直下で止まらせることが容
易である。したがって、n型1nP埋込W!16とp型
1nP埋込層17との間の境界pn接合部の位置を活性
層13の直下に形成することが可能であるので、もれ電
流をより少なくできる。
In addition, a mesa stripe is formed by the inverted mesa shape portion 20, the vertical shape portion 21 having the (011) plane, and the forward mesa shape portion 22 having the <111)8 plane, and the active 1! ! 13
Since it is located directly above the connection part with the vertical shape part 21 in the inverted mesa shape part 2o, n-type 1nP is buried by using the epitaxial growth method using the two-phase melt method!
! It is easy to stop the tip of the active layer 13 directly below the active layer 13. Therefore, n-type 1nP embedded W! Since the boundary pn junction between the active layer 16 and the p-type 1nP buried layer 17 can be formed directly under the active layer 13, leakage current can be further reduced.

[発明の効果] 以上説明したように本発明の半導体レーザの製造方法に
よれば、くびれ部を解消するように垂直形状にエツチン
グしているので、活性層の幅を狭くできる。さらに、第
1の埋込層として基板と同型を用いるため、高出力を維
持したままレーザ光線の発娠モードの安定化と低しきい
値電流化を可能にできる。また、垂直形状の下部を順メ
サ形状にエツチングしているので、埋込層の寸法精度を
向上でき、製品の歩留りを大幅に向上できる。
[Effects of the Invention] As explained above, according to the method of manufacturing a semiconductor laser of the present invention, since etching is performed in a vertical shape so as to eliminate the constriction, the width of the active layer can be narrowed. Furthermore, since the first buried layer is of the same type as the substrate, it is possible to stabilize the initiation mode of the laser beam and lower the threshold current while maintaining high output. Further, since the lower part of the vertical shape is etched into a mesa shape, the dimensional accuracy of the buried layer can be improved, and the yield of the product can be greatly improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係わる半導体レーザの製造
方法で製造された半導体レーザを示す断面図、第2図は
実施例の製造方法の各製造工程を示す図、第3図および
第4図は実施例の製造方法の効果を示す特性図、第5図
は実施例の製造方法の寸法精度を説明するための図、第
6図は従来の製造方法で製造された半導体レーザの断面
図である。 11 ・n型1nP基板、12−n型1nPのクラッド
層、13・・・活性層、14・・・n型1nPのクラッ
ド層、15・・・p型1nP埋込層、16・・・n型I
nP埋込層、17−D型1nP埋込層、18゜19・・
・電極、2o・・・逆メサ形状部、21・・・垂直形状
部、22・・・順メサ形状部、23・・・絶縁層、W・
・・活性層幅、d・・・くびれ部の幅。 出願人代理人 弁理士 鈴江武彦 (a)          (b)         
 (c)(d)          (e)     
   (f)  19第2図 第3図 第4図
FIG. 1 is a sectional view showing a semiconductor laser manufactured by a semiconductor laser manufacturing method according to an embodiment of the present invention, FIG. 2 is a diagram showing each manufacturing process of the manufacturing method of the embodiment, and FIGS. Figure 4 is a characteristic diagram showing the effects of the manufacturing method of the example, Figure 5 is a diagram for explaining the dimensional accuracy of the manufacturing method of the example, and Figure 6 is a cross section of a semiconductor laser manufactured by the conventional manufacturing method. It is a diagram. 11 - n-type 1nP substrate, 12-n-type 1nP cladding layer, 13... active layer, 14... n-type 1nP cladding layer, 15... p-type 1nP buried layer, 16...n Type I
nP buried layer, 17-D type 1nP buried layer, 18°19...
- Electrode, 2o... Inverted mesa shape part, 21... Vertical shape part, 22... Forward mesa shape part, 23... Insulating layer, W.
...Active layer width, d...Width of the constriction. Applicant's agent Patent attorney Takehiko Suzue (a) (b)
(c) (d) (e)
(f) 19 Figure 2 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] p型半導体基板上に、少なくともInGaAsP活性層
を含む半導体層を積層させた多層膜構造ウェハーを形成
する第1のエピタキシャル成長工程と;前記多層膜構造
ウェハー表面に帯状に絶縁膜を形成し、絶縁膜が形成さ
れた多層膜構造ウェハーを第1のエッチング液で前記活
性層に達するまで逆メサ形状にエッチングする第1のエ
ッチング工程と;第2のエッチング液で前記活性層より
下部を垂直形状及び順メサ形状にエッチングする第2の
エッチング工程と;前記第1および第2のエッチング工
程によつて形成された逆メサ形状と垂直形状と順メサ形
状とが連続するメサストライプの周囲を、p型の第1の
埋込層とn型の第2の埋込層とp型の第3の埋込層とを
この順序に形成するように埋込む第2のエピタキシャル
成長工程とを具備する半導体レーザの製造方法。
a first epitaxial growth step of forming a multilayer structure wafer in which semiconductor layers including at least an InGaAsP active layer are laminated on a p-type semiconductor substrate; forming an insulating film in a strip shape on the surface of the multilayer structure wafer; a first etching step of etching the wafer with a multilayer film structure formed thereon in an inverted mesa shape until it reaches the active layer using a first etching solution; a second etching step of etching into a mesa shape; Manufacturing a semiconductor laser comprising a second epitaxial growth step of burying a first buried layer, an n-type second buried layer, and a p-type third buried layer in this order. Method.
JP3959887A 1987-02-23 1987-02-23 Method for manufacturing semiconductor laser Expired - Fee Related JPH0810780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3959887A JPH0810780B2 (en) 1987-02-23 1987-02-23 Method for manufacturing semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3959887A JPH0810780B2 (en) 1987-02-23 1987-02-23 Method for manufacturing semiconductor laser

Publications (2)

Publication Number Publication Date
JPS63205982A true JPS63205982A (en) 1988-08-25
JPH0810780B2 JPH0810780B2 (en) 1996-01-31

Family

ID=12557548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3959887A Expired - Fee Related JPH0810780B2 (en) 1987-02-23 1987-02-23 Method for manufacturing semiconductor laser

Country Status (1)

Country Link
JP (1) JPH0810780B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102890A (en) * 1989-09-18 1991-04-30 Fujitsu Ltd Light emitting semiconductor device and manufacture thereof
EP0665581A1 (en) * 1994-01-12 1995-08-02 Sumitomo Electric Industries, Ltd. Method of processing an epitaxial wafer of InP or the like

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03102890A (en) * 1989-09-18 1991-04-30 Fujitsu Ltd Light emitting semiconductor device and manufacture thereof
EP0665581A1 (en) * 1994-01-12 1995-08-02 Sumitomo Electric Industries, Ltd. Method of processing an epitaxial wafer of InP or the like

Also Published As

Publication number Publication date
JPH0810780B2 (en) 1996-01-31

Similar Documents

Publication Publication Date Title
US4870468A (en) Semiconductor light-emitting device and method of manufacturing the same
EP0157555B1 (en) A semiconductor laser and a method of producing the same
JPS6318877B2 (en)
JPS63205982A (en) Manufacture of semiconductor laser
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JPS60251689A (en) Semiconductor laser element and manufacture thereof
GB2076214A (en) Semiconductor lasers
JPS63205980A (en) Semiconductor laser
JP2547459B2 (en) Semiconductor laser device and manufacturing method thereof
JPS63205981A (en) Semiconductor laser
JP2554192B2 (en) Semiconductor laser manufacturing method
JPS6124839B2 (en)
JPS61242091A (en) Semiconductor light-emitting element
JP2000174388A (en) Semiconductor laser and manufacture thereof
JPS6358390B2 (en)
JPH06120615A (en) Manufacture of semiconductor laser element
JPS61104687A (en) Manufacture of buried semiconductor laser
JPS63287079A (en) Manufacture of semiconductor laser
JPS60235485A (en) Manufacture of semiconductor laser device
JPH03183182A (en) Semiconductor laser device and its manufacture
JPH04130692A (en) Semiconductor laser and manufacture thereof
JPS60242692A (en) Light-emitting element and manufacture thereof
JPH05129723A (en) Buried heterostructure semiconductor laser and manufacture thereof
JPH067621B2 (en) Semiconductor laser device and method of manufacturing the same
JPS60262417A (en) Manufacture of semiconductor crystal

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees