JPS63204686A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63204686A JPS63204686A JP3558487A JP3558487A JPS63204686A JP S63204686 A JPS63204686 A JP S63204686A JP 3558487 A JP3558487 A JP 3558487A JP 3558487 A JP3558487 A JP 3558487A JP S63204686 A JPS63204686 A JP S63204686A
- Authority
- JP
- Japan
- Prior art keywords
- type
- compound semiconductor
- layer
- junction
- type compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 150000001875 compounds Chemical class 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 29
- 238000005253 cladding Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体装置の製造方法に於いて、ｎ型不純物
とｎ型不純物とを含有するｐ型化合物半導体層を熱処理
し、該ｐ型化合物半導体層との間にｐｎ接合を生成して
いるｎ型化合物半導体基板（或いは層）に対してｎ型不
純物を拡散させ、その結果、そのｐ型化合物半導体層の
少なくとも一部をｎ型反転させることに依り、従来、不
可能視されていたｐｎ接合のｐ側への移動を容易になし
得るようにした。
とｎ型不純物とを含有するｐ型化合物半導体層を熱処理
し、該ｐ型化合物半導体層との間にｐｎ接合を生成して
いるｎ型化合物半導体基板（或いは層）に対してｎ型不
純物を拡散させ、その結果、そのｐ型化合物半導体層の
少なくとも一部をｎ型反転させることに依り、従来、不
可能視されていたｐｎ接合のｐ側への移動を容易になし
得るようにした。
本発明は、化合物半導体結晶中に生成されるｐｎ接合の
位置を例えばｐ側へ移動させたい場合に適用して好結果
が得られる半導体装置の製造方法に関する。
位置を例えばｐ側へ移動させたい場合に適用して好結果
が得られる半導体装置の製造方法に関する。
ｍ−ｖ族化合物半導体結晶を用いて種々の素子を作成す
る場合、素子に於ける特定領域の導電型を反転させたり
、或いは、ｐｎ接合の位置を移動させるなどの技術が不
可欠である。
る場合、素子に於ける特定領域の導電型を反転させたり
、或いは、ｐｎ接合の位置を移動させるなどの技術が不
可欠である。
第５図は熱処理に依っｒｐｎ接合の位置を移動させる方
法の原理を説明する為の線図であり、横方向には半導体
結晶層の深さ、縦方向には不純物濃度をそれぞれ採っで
ある。
法の原理を説明する為の線図であり、横方向には半導体
結晶層の深さ、縦方向には不純物濃度をそれぞれ採っで
ある。
図に於いて、ＬＲＩはｎ型化合物半導体結晶からなる第
１層、ＬＲ２はｐ型化合物半導体結晶からなる第２層、
ＣＮはｎ型不純物濃度、ＣＰはｐ型不純物濃度、ＣＰ’
は熱処理後に於けるｐ型不純物濃度、Ｊｌは当初のｐｎ
接合、Ｊ２は熱処理後のｐｎ接合をそれぞれ示している
。
１層、ＬＲ２はｐ型化合物半導体結晶からなる第２層、
ＣＮはｎ型不純物濃度、ＣＰはｐ型不純物濃度、ＣＰ’
は熱処理後に於けるｐ型不純物濃度、Ｊｌは当初のｐｎ
接合、Ｊ２は熱処理後のｐｎ接合をそれぞれ示している
。
図から判るように、当初、第２層ＬＲ２に於けるｐ型不
純物濃度ＣＰを第１層ＬＲＩに於けるｎ型不純物濃度Ｃ
Ｎに比較して充分に高くしておけば、熱処理に依って、
第２層ＬＲ２からｐ型不純物が破線に見られるように第
１層ＬＲ１中に拡散し、それに依るｐ型不純物濃度ｃｐ
’がｎ型不純物濃度ＣＮを越えた部分ではｐ型反転が起
こり、その分だけｐｎ接合がｎ側に移動し、当初、記号
Ｊｌで指示した位置に在ったｐｎ接合は、熱処理後、記
号Ｊ２で指示しである位置に存在することになる。
純物濃度ＣＰを第１層ＬＲＩに於けるｎ型不純物濃度Ｃ
Ｎに比較して充分に高くしておけば、熱処理に依って、
第２層ＬＲ２からｐ型不純物が破線に見られるように第
１層ＬＲ１中に拡散し、それに依るｐ型不純物濃度ｃｐ
’がｎ型不純物濃度ＣＮを越えた部分ではｐ型反転が起
こり、その分だけｐｎ接合がｎ側に移動し、当初、記号
Ｊｌで指示した位置に在ったｐｎ接合は、熱処理後、記
号Ｊ２で指示しである位置に存在することになる。
このような技術を必要とする素子の一つとして埋め込み
へテロ構造（ｂｕｒｉｅｄ ｈｅｔｅｒｏｓ ｔ ｒ
ｕｃ Ｌｕｒｅ ：ＢＨ）を有する半導体レーザがある
。
へテロ構造（ｂｕｒｉｅｄ ｈｅｔｅｒｏｓ ｔ ｒ
ｕｃ Ｌｕｒｅ ：ＢＨ）を有する半導体レーザがある
。
即ち、半導体レーザでは、低閾値電流、高効率などの特
性を実現する為、電流を発光領域のみに集中させる、所
謂、電流狭窄構造を採る必要があり、その為、Ｚｎ等の
選択拡散、或いは、数回に亙る結晶成長等に僕って、発
光領域以外の部分にｐｎ逆接合を形成し、その部分には
電流が流れないようにすることが行われている。
性を実現する為、電流を発光領域のみに集中させる、所
謂、電流狭窄構造を採る必要があり、その為、Ｚｎ等の
選択拡散、或いは、数回に亙る結晶成長等に僕って、発
光領域以外の部分にｐｎ逆接合を形成し、その部分には
電流が流れないようにすることが行われている。
第６図乃至第８図は埋め込みへテロ構造を作成する従来
技術を解説する為の工程要所に於ける半導体レーザの要
部切断正面図であり、以下、これ等の図を参照しつつ説
明する。尚、ここに例示する技術は、埋め込みへテロ構
造を１回の成長で完成させることができるとされている
ものである。
技術を解説する為の工程要所に於ける半導体レーザの要
部切断正面図であり、以下、これ等の図を参照しつつ説
明する。尚、ここに例示する技術は、埋め込みへテロ構
造を１回の成長で完成させることができるとされている
ものである。
第６図参照
（１１通常のフォト・リソグラフィ技術を適用すること
に依り、ｐ型ＩｎＰ基板１１をメサ・エツチングし、例
えば、幅が約２〔μｍ〕程度、高さが約１．５ 〔μｍ
〕程度のメサ・ストライプ１１Ａを形成する。
に依り、ｐ型ＩｎＰ基板１１をメサ・エツチングし、例
えば、幅が約２〔μｍ〕程度、高さが約１．５ 〔μｍ
〕程度のメサ・ストライプ１１Ａを形成する。
第７図参照
（２）液相エピタキシャル成長（ｌｉｑｕｉｄ ｐｈ
ａｓｅ ｅｐｉｔａｘｙ：ＬＰＥ）法、或いは、気相
エピタキシャル成長（ｖａｐｏｒ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＶＰＥ）法など、適宜の技法を適用する
ことに依り、ｐ型ＩｎＰ基板１１上にｎ型ＩｎＰバッフ
ァ層１２、ｐ型ＩｎＰクラッド層１３、ＩｎＧａＡｓＰ
活性層１４、ｎ型１ｎＰクラッド層１５、ｎ型Ｉ ｎＧ
ａＡｓＰキャップ層１６を順層成６させる。
ａｓｅ ｅｐｉｔａｘｙ：ＬＰＥ）法、或いは、気相
エピタキシャル成長（ｖａｐｏｒ ｐｈａｓｅ ｅ
ｐｉｔａｘｙ：ＶＰＥ）法など、適宜の技法を適用する
ことに依り、ｐ型ＩｎＰ基板１１上にｎ型ＩｎＰバッフ
ァ層１２、ｐ型ＩｎＰクラッド層１３、ＩｎＧａＡｓＰ
活性層１４、ｎ型１ｎＰクラッド層１５、ｎ型Ｉ ｎＧ
ａＡｓＰキャップ層１６を順層成６させる。
各部分に於ける主要データを例示すると次の通りである
。
。
（ａ） 基板１１について
不純物濃度： Ｉ Ｘ １０” （ａｍ−”）不純物
：Ｚｎ （ｂ） バッファ層１２について 厚さ：０．３Ｃμｍ〕 不純物濃度： ５ Ｘ Ｉ Ｑ １７（（Ｊ−”）不純
物：５ｎ （Ｃ） クラッド層１３について 厚さ：０．２（μｍ〕 不純物濃度： ５ Ｘ １０ ” （ｃａ＋−’）不
純物：Ｚｎ （ｄ） 活性層１４について 厚さ：０．１５Ｃμｍ〕 （ノン・ドープ） 波長：ｉ、ａ 〔μｍ〕 （ｅ） クラッド層１５について 厚さ：１ 〔μｍ〕 不純物濃度： ５ ｘ ｌ Ｑ” （ａｍ−３）不純
物：５ｎ （ｆ） キャップ石工６について 厚さ：０．５Ｃμｍ〕 不純物濃度： ５ Ｘ １０Ｉ８（ｃｍ−”）不純物：
Ｔｅ 波長：１．３（μｍ〕 これら諸データのうち、各半導体層の厚さに関しては、
何れも、メサ・ストライプＩＩＡ上に於けるものであり
、これを外れた部分に於いては全て厚くなっている。
：Ｚｎ （ｂ） バッファ層１２について 厚さ：０．３Ｃμｍ〕 不純物濃度： ５ Ｘ Ｉ Ｑ １７（（Ｊ−”）不純
物：５ｎ （Ｃ） クラッド層１３について 厚さ：０．２（μｍ〕 不純物濃度： ５ Ｘ １０ ” （ｃａ＋−’）不
純物：Ｚｎ （ｄ） 活性層１４について 厚さ：０．１５Ｃμｍ〕 （ノン・ドープ） 波長：ｉ、ａ 〔μｍ〕 （ｅ） クラッド層１５について 厚さ：１ 〔μｍ〕 不純物濃度： ５ ｘ ｌ Ｑ” （ａｍ−３）不純
物：５ｎ （ｆ） キャップ石工６について 厚さ：０．５Ｃμｍ〕 不純物濃度： ５ Ｘ １０Ｉ８（ｃｍ−”）不純物：
Ｔｅ 波長：１．３（μｍ〕 これら諸データのうち、各半導体層の厚さに関しては、
何れも、メサ・ストライプＩＩＡ上に於けるものであり
、これを外れた部分に於いては全て厚くなっている。
第８図参照
（３） 温度６００（’Ｃ）、時間３０〔分〕の熱処
理を行うことに依り、ｐ型１ｎＰ基板１１がらｎ型Ｉｎ
Ｐ層１２にＺｎを熱拡散してｐ現反転領域１２Ａを形成
する。
理を行うことに依り、ｐ型１ｎＰ基板１１がらｎ型Ｉｎ
Ｐ層１２にＺｎを熱拡散してｐ現反転領域１２Ａを形成
する。
このような工程を経て作成される半導体レーザに於いて
は、図からも判るように、メサ・ストライプＩＩＡ上で
はｎ型１ｎＰバッファ層工２が薄くなっていることから
、全体がｐ型に反転されてしまう。そこで、ストライプ
部分に於いては、ヘテロ接合を含むｐｎ接合となってい
るのに対し、ストライプ部分の外側ではｎ型ＩｎＰバッ
ファ層１２の反転しない部分が残っていて、そこではｐ
−ｎ−ｐ−ｎの接合が形成される為、その部分には電流
は流れず、従って、電流狭窄構造が実現されている。
は、図からも判るように、メサ・ストライプＩＩＡ上で
はｎ型１ｎＰバッファ層工２が薄くなっていることから
、全体がｐ型に反転されてしまう。そこで、ストライプ
部分に於いては、ヘテロ接合を含むｐｎ接合となってい
るのに対し、ストライプ部分の外側ではｎ型ＩｎＰバッ
ファ層１２の反転しない部分が残っていて、そこではｐ
−ｎ−ｐ−ｎの接合が形成される為、その部分には電流
は流れず、従って、電流狭窄構造が実現されている。
この従来技術によれば、１回の結晶成長工程、及び、そ
れに続く熱処理工程のみで電流狭窄構造を形成すること
が可能であるから、その他の従来技術に於けるように、
選択拡散や数回の結晶成長を必要とする場合に比較する
と温かに工程が簡単であり、また、製造歩留りも向上す
る旨の利点がある。
れに続く熱処理工程のみで電流狭窄構造を形成すること
が可能であるから、その他の従来技術に於けるように、
選択拡散や数回の結晶成長を必要とする場合に比較する
と温かに工程が簡単であり、また、製造歩留りも向上す
る旨の利点がある。
〔発明が解決しようとする問題点〕゛１前記説明した従
来技術に依った場合、ｐｎ接合はｎ側に移動させること
のみ可能であって、従って、前記半導体レーザの場合、
Ｚｎなど拡散し易いｎ型不純物を含有した化合物半導体
基板しか用いることができない。
来技術に依った場合、ｐｎ接合はｎ側に移動させること
のみ可能であって、従って、前記半導体レーザの場合、
Ｚｎなど拡散し易いｎ型不純物を含有した化合物半導体
基板しか用いることができない。
一般に、ｎ型不純物はｎ型不純物に比較して温かに拡散
し難い為、ｐｎ接合のｐ側への移動は困難であり、従っ
て、ｎ型化合物半導体基板を用いて前記説明した半導体
レーザと同様なそれを実現することは不可能であるとさ
れている。。
し難い為、ｐｎ接合のｐ側への移動は困難であり、従っ
て、ｎ型化合物半導体基板を用いて前記説明した半導体
レーザと同様なそれを実現することは不可能であるとさ
れている。。
然しなから、素子特性の面から見ると、ｐ型化合物半導
体基板を用いた場合、その抵抗がｎ型化合物半導体基板
を用いた場合のそれに比較して大きくなり、延いては素
子全体の抵抗を大きくすることになるので、高周波化や
高出力化には著しく不利である。
体基板を用いた場合、その抵抗がｎ型化合物半導体基板
を用いた場合のそれに比較して大きくなり、延いては素
子全体の抵抗を大きくすることになるので、高周波化や
高出力化には著しく不利である。
本発明は、ｐｎ接合のｐ側への移動を簡単に実現できる
ようにし、その技術を利用することで、例えば、第６図
乃至第８図について説明したような工程を適用して半導
体レーザを作成する際、ｎ型化合物半導体基板を用いる
ことができるようにする。
ようにし、その技術を利用することで、例えば、第６図
乃至第８図について説明したような工程を適用して半導
体レーザを作成する際、ｎ型化合物半導体基板を用いる
ことができるようにする。
本発明では、第５図に関して説明した場合とは反対に、
ｐｎ接合の位置をｐ側に移動させなければならない。
ｐｎ接合の位置をｐ側に移動させなければならない。
第１図は本発明を実施してｐｎ接合の位置を移動させる
方法の原理を説明する為の線図であり、第５図と同様、
横方向には半導体結晶層の深さ、縦方向には不純物濃度
をそれぞれ採ってあり、第５図に於いて用いた記号と同
記号は同部分を示すか或いは同じ意味を持つものとする
。
方法の原理を説明する為の線図であり、第５図と同様、
横方向には半導体結晶層の深さ、縦方向には不純物濃度
をそれぞれ採ってあり、第５図に於いて用いた記号と同
記号は同部分を示すか或いは同じ意味を持つものとする
。
図からも判るように、当初、第２層ＬＲ２中にはｎ型不
純物及びその濃度よりも若干低い濃度のｎ型不純物を一
緒にドープしてあり、そして、熱処理を行うことに依り
、第２層ＬＲ２からｎ型不純物が破線に見られるように
第１層ＬＲＩ中に拡散され、それに依って、第２層ＬＲ
２中の不純物濃度は低下する。従って、第２層ＬＲ２中
であっても、ｎ型不純物濃度がｎ型不純物濃度を下回る
領域が生成され、その部分では実質的にｎ型反転が起き
ているから、その分だけｐｎ接合がｐ側に移動し、当初
、記号Ｊ１で指示した位置に在ったｐｎ接合は、熱処理
後、記号Ｊ２で指示しである位置に存在することになる
。
純物及びその濃度よりも若干低い濃度のｎ型不純物を一
緒にドープしてあり、そして、熱処理を行うことに依り
、第２層ＬＲ２からｎ型不純物が破線に見られるように
第１層ＬＲＩ中に拡散され、それに依って、第２層ＬＲ
２中の不純物濃度は低下する。従って、第２層ＬＲ２中
であっても、ｎ型不純物濃度がｎ型不純物濃度を下回る
領域が生成され、その部分では実質的にｎ型反転が起き
ているから、その分だけｐｎ接合がｐ側に移動し、当初
、記号Ｊ１で指示した位置に在ったｐｎ接合は、熱処理
後、記号Ｊ２で指示しである位置に存在することになる
。
そこで、本発明に依る半導体装置の製造方法に於いては
、ｎ型化合物半導体基板或いは層（例えばｎ型１ｎＰ基
板１）上にｎ型不純物とｎ型不純物とがドープされたｐ
型化合物半導体層（例えばｐ型１ｎＰバッファ層２）を
形成する工程と、次いで、熱処理を行って前記ｐ型化合
物半導体層から前記ｎ型化合物半導体基板（或いはＮ）
にｎ型不純物を拡散し該ｐ型化合物半導体層の少なくと
も一部にｎ型反転領域（例えばｎ型反転領域２Ａ＞を生
成させる工程とが含まれている。
、ｎ型化合物半導体基板或いは層（例えばｎ型１ｎＰ基
板１）上にｎ型不純物とｎ型不純物とがドープされたｐ
型化合物半導体層（例えばｐ型１ｎＰバッファ層２）を
形成する工程と、次いで、熱処理を行って前記ｐ型化合
物半導体層から前記ｎ型化合物半導体基板（或いはＮ）
にｎ型不純物を拡散し該ｐ型化合物半導体層の少なくと
も一部にｎ型反転領域（例えばｎ型反転領域２Ａ＞を生
成させる工程とが含まれている。
前記手段を採ることに依り、従来、不可能視されていた
ｐｎ接合のｐ側への移動を容易に実現させることができ
、従って、メサを有する化合物半導体基板を用いたＢＨ
半導体レーザに於いて、その化合物半導体基板としてｎ
型化されたものを採用することが可能となり、その結果
、該ＢＨ半導体レーザの高周波特性或いは出力特性を向
上させることができる。
ｐｎ接合のｐ側への移動を容易に実現させることができ
、従って、メサを有する化合物半導体基板を用いたＢＨ
半導体レーザに於いて、その化合物半導体基板としてｎ
型化されたものを採用することが可能となり、その結果
、該ＢＨ半導体レーザの高周波特性或いは出力特性を向
上させることができる。
第２図乃至第４図は本発明一実施例を解説する為の工程
要所に於ける半導体レーザの要部切断正面図であり、以
下、これ等の図を参照しつつ説明する。
要所に於ける半導体レーザの要部切断正面図であり、以
下、これ等の図を参照しつつ説明する。
第２図参照
ｆｌ） 通常のフォト・リソグラフィ技術を適用する
ことに依り、ｎ型ＩｎＰ基板工をメサ・エツチングし、
例えば、幅が約２〔μｍ〕程度、高さが約１．５〔μｍ
〕程度のメサ・ストライプＩＡを形成する。
ことに依り、ｎ型ＩｎＰ基板工をメサ・エツチングし、
例えば、幅が約２〔μｍ〕程度、高さが約１．５〔μｍ
〕程度のメサ・ストライプＩＡを形成する。
第３図参照
（２１ＬＰＥ法、或いは、ＶＰＥ法など、適宜の技法を
適用することに依り、ｎ型１ｎＰ基板１上にｐ型１ｎＰ
バッファ層２、ｎ型ＩｎＰクラッド層３、Ｉ ｎＧａＡ
ｓ Ｐ活性層４、ｐ型１ｎＰクラッド層５、ｐ型ＩｎＧ
ａＡｓＰキャップ層６を順に成長させる。
適用することに依り、ｎ型１ｎＰ基板１上にｐ型１ｎＰ
バッファ層２、ｎ型ＩｎＰクラッド層３、Ｉ ｎＧａＡ
ｓ Ｐ活性層４、ｐ型１ｎＰクラッド層５、ｐ型ＩｎＧ
ａＡｓＰキャップ層６を順に成長させる。
各部分に於ける主要データを例示すると次の通りである
。
。
＋８） 基板１について
不純物濃度： ２ Ｘ １０” （ｃｍ−’）不純物
：５ｎ （ｂ） バッファ層２について 厚さ：０．３（μｍ〕 不純物濃度（Ｓ ｎ） ： ｌ Ｘ Ｉ Ｏ” （
ｃｍ−’）不純物濃度（Ｚｎ）： １．５Ｘ１０” （
ａｍ−’）（０） クラッド層３について 厚さ：０．２（μｍ〕 不純物濃度：２×１０１８〔Ｃ１１−３〕不純物：５ｎ （ｄ） 活性層４について 厚さ：０．１５（μｍ〕 （ノン・ドープ） 波長：１．３（μｍ〕 （ｅ） クラッド層５について 厚さ：ｌ 〔μｍ〕 不純物濃度： ５ Ｘ １０” （ａｌ−’）不純物
：Ｚｎ （［１キャップ層６について 厚さ：０．５（μｍ〕 不純物濃度： Ｉ Ｘ １０１９ （ｅｌｍ−”）不純
物：Ｚｎ 波長：１．３（μｍ〕 これら諸データのうち、各半導体層の厚さに関しては、
前記従来例と同様、メサ・ストライプＩＡ上に於けるも
のであり、これを外れた部分に於いては全て厚くなって
いる。
：５ｎ （ｂ） バッファ層２について 厚さ：０．３（μｍ〕 不純物濃度（Ｓ ｎ） ： ｌ Ｘ Ｉ Ｏ” （
ｃｍ−’）不純物濃度（Ｚｎ）： １．５Ｘ１０” （
ａｍ−’）（０） クラッド層３について 厚さ：０．２（μｍ〕 不純物濃度：２×１０１８〔Ｃ１１−３〕不純物：５ｎ （ｄ） 活性層４について 厚さ：０．１５（μｍ〕 （ノン・ドープ） 波長：１．３（μｍ〕 （ｅ） クラッド層５について 厚さ：ｌ 〔μｍ〕 不純物濃度： ５ Ｘ １０” （ａｌ−’）不純物
：Ｚｎ （［１キャップ層６について 厚さ：０．５（μｍ〕 不純物濃度： Ｉ Ｘ １０１９ （ｅｌｍ−”）不純
物：Ｚｎ 波長：１．３（μｍ〕 これら諸データのうち、各半導体層の厚さに関しては、
前記従来例と同様、メサ・ストライプＩＡ上に於けるも
のであり、これを外れた部分に於いては全て厚くなって
いる。
第４図参照
（３）温度６００〔℃〕、時間３０Ｃ分〕の熱処理を行
うことに依り、ｐ型１ｎＰバッファ層２からｎ型ＩｎＰ
基板ｌにＺｎが熱拡散され、第１図に関して説明した原
理に依って、ｐ型１ｎＰバッファ層２にはｎ型反転領域
２Ａが形成される。
うことに依り、ｐ型１ｎＰバッファ層２からｎ型ＩｎＰ
基板ｌにＺｎが熱拡散され、第１図に関して説明した原
理に依って、ｐ型１ｎＰバッファ層２にはｎ型反転領域
２Ａが形成される。
この場合も、メサ・ストライプＩＡ上ではｐ型１ｎＰバ
ッファ層２が薄くなっていることから、全体がｎ型に反
転されてしまう。そこで、ストライプ部分に於いては、
ヘテロ接合を含むｐｎ接合となっているのに対し、スト
ライプ部分の外側ではｐ型１ｎＰバッファ層１２の反転
しない部分が残っていて、そこではｐ−ｎ−ｐ−ｎの接
合が形成される為、その部分には電流は流れず、従って
、電流狭窄構造が実現されている。
ッファ層２が薄くなっていることから、全体がｎ型に反
転されてしまう。そこで、ストライプ部分に於いては、
ヘテロ接合を含むｐｎ接合となっているのに対し、スト
ライプ部分の外側ではｐ型１ｎＰバッファ層１２の反転
しない部分が残っていて、そこではｐ−ｎ−ｐ−ｎの接
合が形成される為、その部分には電流は流れず、従って
、電流狭窄構造が実現されている。
（４） この後、図示されていないが、通常の技法、
例えば、真空蒸着法、フォト・リソグラフィ技術などを
適用することに依り、ｐ側電極及びｎ側電極を形成して
完成する。
例えば、真空蒸着法、フォト・リソグラフィ技術などを
適用することに依り、ｐ側電極及びｎ側電極を形成して
完成する。
前記のようにして作成した３００〔μｍ３口のチップか
らなる半導体レーザの特性を測定したところ、第６図乃
至第８図に関して説明した従来技術で作成した同様な半
導体レーザに比較し、高周波特性及び出力特性の点で改
善されていることを確認した。
らなる半導体レーザの特性を測定したところ、第６図乃
至第８図に関して説明した従来技術で作成した同様な半
導体レーザに比較し、高周波特性及び出力特性の点で改
善されていることを確認した。
尚、前記実施例では、ＩｎＰ／ＩｎＧａＡｓＰ系を対象
にしたが、本発明は、他の系の化合物半導体結晶に適用
したり、或いは、半導体層構成が前記とは異なる場合に
も適用することができる。
にしたが、本発明は、他の系の化合物半導体結晶に適用
したり、或いは、半導体層構成が前記とは異なる場合に
も適用することができる。
本発明に依る半導体装置の製造方法に於いては、ｎ型不
純物とｎ型不純物とを含有するｐ型化合物半導体層を熱
処理し、該ｐ型化合物半導体層との間にｐｎ接合を生成
しているｎ型化合物半導体基板（或いは層）に対してｎ
型不純物を拡散させ、その結果、そのｐ型化合物半導体
層の少なくとも一部をｎ型反転させるようにしている。
純物とｎ型不純物とを含有するｐ型化合物半導体層を熱
処理し、該ｐ型化合物半導体層との間にｐｎ接合を生成
しているｎ型化合物半導体基板（或いは層）に対してｎ
型不純物を拡散させ、その結果、そのｐ型化合物半導体
層の少なくとも一部をｎ型反転させるようにしている。
前記構成を採ることに依り、従来、不可能視されていた
ｐｎ接合のｐ側への移動を容易に実現させることができ
、従って、メサを有する化合物半導体基板を用いたＢＨ
半導体レーザに於いて、その化合物半導体基板としてｎ
型化されたものを採用することが可能となり、その結果
、該ＢＨ半導体レーザの高周波特性或いは出力特性を向
上させることができる。
ｐｎ接合のｐ側への移動を容易に実現させることができ
、従って、メサを有する化合物半導体基板を用いたＢＨ
半導体レーザに於いて、その化合物半導体基板としてｎ
型化されたものを採用することが可能となり、その結果
、該ＢＨ半導体レーザの高周波特性或いは出力特性を向
上させることができる。
第１図はｐｎ接合の移動を説明する為の線図、第２図乃
至第４図は本発明一実施例を説明する為の工程要所に於
ける半導体レーザの要部切断正面図、第５図はｐｎ接合
の移動を説明する為の線図、第６図乃至第８図は従来例
を説明する為の工程要所に於ける半導体レーザの要部切
断正面図をそれぞれ表している。 図に於いて、１はｎ型ＩｎＰ基板、ＩＡはメサ・ストラ
イブ、２はｐ型ＩｎＰバッフ１層、２Ａはｎ型反転領域
、３はｎ型１ｎＰクラッド層、４はＩｎＧａＡｓＰ活性
層、５はｐ型１ｎＰクラッド層、６はｐ型１ｎＰキャッ
プ層をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第２図 深さ ｐｎ接合の移動を説明する為の線図 第５図 第６図
至第４図は本発明一実施例を説明する為の工程要所に於
ける半導体レーザの要部切断正面図、第５図はｐｎ接合
の移動を説明する為の線図、第６図乃至第８図は従来例
を説明する為の工程要所に於ける半導体レーザの要部切
断正面図をそれぞれ表している。 図に於いて、１はｎ型ＩｎＰ基板、ＩＡはメサ・ストラ
イブ、２はｐ型ＩｎＰバッフ１層、２Ａはｎ型反転領域
、３はｎ型１ｎＰクラッド層、４はＩｎＧａＡｓＰ活性
層、５はｐ型１ｎＰクラッド層、６はｐ型１ｎＰキャッ
プ層をそれぞれ示している。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第２図 深さ ｐｎ接合の移動を説明する為の線図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 ｎ型化合物半導体基板（或いは層）上にｎ型不純物と
ｐ型不純物とがドープされたｐ型化合物半導体層を形成
する工程と、 次いで、熱処理を行って前記ｐ型化合物半導体層から前
記ｎ型化合物半導体基板（或いは層）にｐ型不純物を拡
散し該ｐ型化合物半導体層の少なくとも一部にｎ型反転
領域を生成させる工程とが含まれてなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3558487A JPS63204686A (ja) | 1987-02-20 | 1987-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3558487A JPS63204686A (ja) | 1987-02-20 | 1987-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204686A true JPS63204686A (ja) | 1988-08-24 |
Family
ID=12445819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3558487A Pending JPS63204686A (ja) | 1987-02-20 | 1987-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204686A (ja) |
-
1987
- 1987-02-20 JP JP3558487A patent/JPS63204686A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937835A (en) | Semiconductor laser device and a method of producing same | |
| US5108948A (en) | Method of producing a semiconductor device having a disordered superlattice using an epitaxial solid diffusion source | |
| JPH0529713A (ja) | 半導体レーザ素子 | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| JP3659361B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS63204686A (ja) | 半導体装置の製造方法 | |
| JPS6352479B2 (ja) | ||
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPS60102790A (ja) | 半導体発光装置の製造方法 | |
| JP2538613B2 (ja) | 半導体レ―ザ及びその製造方法 | |
| JPH01304793A (ja) | 半導体レーザ装置の製造方法 | |
| JPH11145553A (ja) | 半導体レーザ素子及びその作製法 | |
| JPH0239483A (ja) | 半導体レーザダイオードとその製造方法 | |
| JPS63122190A (ja) | 半導体発光装置の製造方法 | |
| JPS5941885A (ja) | 半導体レ−ザ素子 | |
| JP2565210B2 (ja) | 半導体レーザ | |
| JPS62159486A (ja) | 半導体発光装置 | |
| JPS63193573A (ja) | 導波型光トランジスタ | |
| JPH0738458B2 (ja) | 半導体発光素子 | |
| JPH0239106B2 (ja) | ||
| JPH04324689A (ja) | 半導体レーザの製造方法 | |
| JPS60158683A (ja) | 半導体発光装置の製造法 | |
| JPS60154587A (ja) | 半導体レ−ザ素子 | |
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPH0258287A (ja) | 半導体レーザ装置 |