JPS63200621A - 送受信装置 - Google Patents

送受信装置

Info

Publication number
JPS63200621A
JPS63200621A JP3308187A JP3308187A JPS63200621A JP S63200621 A JPS63200621 A JP S63200621A JP 3308187 A JP3308187 A JP 3308187A JP 3308187 A JP3308187 A JP 3308187A JP S63200621 A JPS63200621 A JP S63200621A
Authority
JP
Japan
Prior art keywords
signal
circuit
time slot
manchester
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3308187A
Other languages
English (en)
Inventor
Yoshio Horiike
良雄 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3308187A priority Critical patent/JPS63200621A/ja
Publication of JPS63200621A publication Critical patent/JPS63200621A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データ等のディジタル信号の送受信に用いる
ことのできる送受信装置に関するものである。
従来の技術 近年、送受信装置は、パーソナルコンピュータ等のデー
タ端末トランジスタ中央処理装置との間、あるいはデー
タ端末間の無線通信にひろくもちいられてきている。以
下、図面を参照しながら上述の従来の送受信装置の一例
について説明する。
第4図は、従来の送受信装置のブロック図を示すもので
ある。同図において、1は入力端子、2はマンチェスタ
符号化回路、3はFSX変調回路、4はアンテナ、5は
送信部を示す。15は受信部であり、6はアンテナ、7
は受信機、8は周波数検波回路、13は2値化回路、1
6はクロック再生回路、17は排他的論理和回路、14
は出力端子を示す。以上のように構成された従来の送受
信装置について、以下、その動作を説明する。
入力端子1に入力されたノンリターンゼロ信号(以下N
RZ信号と呼ぶことにする)はマンチェスタ符号化回路
2によりマンチェスター符号に変換される。その後、F
SX変調回路3で搬送波信号をFSK変調しアンテナ4
より送出される。アンテナ6に入力した信号は受信機7
により選択受信され中間周波信号として出力される。前
記中間周波信号は周波数検波回路8によりFSX検波さ
れ、次段の2値化回路によりディジタル信号に変換され
る。すなわちマンチェスター符号として2値化回路13
より出力する。クロック再生回路16においてクロック
信号が再生される。排他的論理和回路17で前記マンチ
ェスター符号と前記クロック信号の演算がおこなわれ出
力端子14よりNRZ信号が出力される。第4図におけ
る端子A、端子B、端子Cの様子を第5図において囚。
0.0に示す。
発明が解決しようとする問題点 しかしながら、上記のような構成では、マンチェスター
符号をNRZ符号に変換する操作を2値化回路13の後
段でおこなっている。このため、マルチパス妨害や、雑
音のため2値化回路13の出力であるマンチェスター符
号に誤りが生じると復号されるNRZ信号に誤りが発生
するという問題点を有していた。その様子を第5図に示
す。本発明は、上記問題点を鑑み、マルチパス妨害や、
雑音の妨害を排除し、良好なデータ伝送を実現しうる送
受信装置を提供するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の送受信装置は、
2値信号をマンチェスタ符号化するマンチェスタ符号化
回路と、前記マンチェスタ符号化回路からの信号で搬送
波信号を変調する変調回路とで構成される送信部と、前
記送信部からの信号を受信する受信機と、前記受信機か
らの信号を周波数検波する周波数検波回路と、前記周波
数検波回路の出力を1タイムスロット遅延させる遅延回
路と前記周波数検波回路からの信号と前記遅延回路から
の信号を掛算する掛算回路とからなるマンチェスタ復号
部を有する受信部という構成をそなえたものである。
作用 本発明は上記した構成によって、2値化回路以前の信号
であるアナログ信号の状態でNRZ信号に変換すること
ができるため、1タイムスロットを積分した後2値化す
るという操作が可能となりマルチパス妨害や、雑音の影
響をうけにくい送受信装置を提供できることとなる。
実施例 以下、本発明の一実施例である送受信装置について、図
面を参照しながら説明する。第1図は、本発明の一実施
例における送受信装置のブロック図である。第1図にお
いて、■は入力端子、2はマンチェスタ符号化回路、3
はFSX変調回路、4はアンテナ、5は送信部を示す。
15は受信部であり、6はアンテナ、7は受信機、8は
周波数検波回路、9は1タイムスロット遅延回路、10
は掛算回路、11はマンチェスタ復号部、12は1タイ
ムスロット積分回路、13は2値化回路、14は出力端
子を示す。
以上のように構成された送受信装置について、以下、第
1図および第2図、第3図を用いてその動作を説明する
なお、第4図の従来例と同一の機能を有するブロックに
ついては第4図と同一の番号を付与している。第4図の
従来例と第1図に示す本実施例との違いは、周波数検波
回路8以降にあり以下その違いを中心に説明する。
まず第2図を用いてその動作を説明する。第2図はマル
チパス妨害や、雑音がない状態における第1図の各信号
線A、B、C,D、 Eの様子を示している。周波数検
波回路8の出力内は1タイムスロット遅延回路9により
1タイムスロフト遅延した信号0となる。掛算回路10
で前記信号囚と信号0がアナログ的に掛算され信号(Q
となる。■タイムスロット積分回路12において1タイ
ムスロフト毎に積分され信号0となる。信号0のa点、
およびb点の値をもとに2値化回路13が動作し信号[
F]が生じる。
つぎにマルチパス妨害がある場合について第3図を参照
しながら説明する。レベル1を周波数f1.レベルOを
周波数f2にFSX変調されており前記FSK変調され
た信号がマルチパス妨害をうけた結果、周波数f2の振
幅がさがったとする。この状態では周波数検波回路8の
出力内は第3図囚の如(、下側がつぶれたような波形と
なる。
以下第2図において説明したのと同様の動作により、第
3図に示す信号03. (Q、 01. eが生じる。
マルチパス妨害により1タイムスロ・ノドの半分がつぶ
れても、アナログ状態でのNRZ信号(0への変換と積
分動作により第3図に示す如(誤りのないディジタルの
NRZ信号を出力することができる。
以上のように、本実施例によれば、2値信号をマンチェ
スタ符号化するマンチェスタ符号化回路と、前記マンチ
ェスタ符号化回路からの信号で搬送波信号を変調する変
調回路とで構成される送信部と、前記送信部からの信号
を受信する受信機と、前記受信機からの信号を周波数検
波する周波数検波回路と、前記周波数検波回路の出力を
1タイムスロット遅延させる遅延回路と前記周波数検波
回路からの信号と前記遅延回路からの信号を掛算する掛
算回路とからなるマンチェスタ復号部を有する受信部を
設けることにより、マルチパス妨害や雑音に強い送受信
装置を提供することができる。
発明の効果 以上のように本発明は、2値信号をマンチェスタ符号化
するマンチェスタ符号化回路と、前記マンチェスタ符号
化回路からの信号で搬送波信号を変調する変調回路とで
構成される送信部と、前記送信部からの信号を受信する
受信機と、前記受信機からの信号を周波数検波する周波
数検波回路と、前記周波数検波回路の出力を1タイムス
ロフト遅延させる遅延回路と前記周波数検波回路からの
信号と前記遅延回路からの信号を掛算する掛算回路とか
らなるマンチェスタ復号部を有する受信部を設けること
により、マルチパス妨害や雑音に強い送受信装置を提供
することができる。
【図面の簡単な説明】
第1図は本発明の一実施例における送受信装置のブロッ
ク図、第2図は第1図の主要信号線の様子を示すマルチ
パス妨害や雑音のない場合の信号図、第3図は第1図の
主要信号線の様子を示すマルチパス妨害のある場合の信
号図、第4図は従来の送受信装置のブロック図、第5図
は第4図の主要信号線の様子を示す信号図である。 1・・・・・・入力端子、2・・・・・・マンチェスタ
ー符号化回路、3・・・・・・FSK変調回路、4・・
・・・・アンテナ、5・・・・・・送信部、6・・・・
・・アンテナ、7・・・・・・受信機、8・・・・・・
周波数検波回路、9・・・・・・1タイムスロ・ノド遅
延回路、10・・・・・・掛算回路、11・・・・・・
マンチェスター復号部、12・・・・・・1タイムスロ
・ノド積分回路、13・・・・・・2値化回路、14・
・・・・・出力端子、15・・・・・・受信部。 代理人の氏名 弁理士 中尾敏男 ばか1名第1図 L                        
       J第2図 1       1       1       1
    .1第3図 +        1       1       
1       1第4図 δ 第5図 エラー

Claims (1)

    【特許請求の範囲】
  1. 2値信号をマンチェスタ符号化するマンチェスタ符号化
    回路と、前記マンチェスタ符号化回路からの信号で搬送
    波信号を変調する変調回路とで構成される送信部と、前
    記送信部からの信号を受信する受信機と、前記受信機か
    らの信号を周波数検波する周波数検波回路と、前記周波
    数検波回路の出力を1タイムスロット遅延させる遅延回
    路と前記周波数検波回路からの信号と前記遅延回路から
    の信号を掛算する掛算回路とからなるマンチェスタ復号
    部を有する受信部とを備えたことを特徴とする送受信装
    置。
JP3308187A 1987-02-16 1987-02-16 送受信装置 Pending JPS63200621A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3308187A JPS63200621A (ja) 1987-02-16 1987-02-16 送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3308187A JPS63200621A (ja) 1987-02-16 1987-02-16 送受信装置

Publications (1)

Publication Number Publication Date
JPS63200621A true JPS63200621A (ja) 1988-08-18

Family

ID=12376748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3308187A Pending JPS63200621A (ja) 1987-02-16 1987-02-16 送受信装置

Country Status (1)

Country Link
JP (1) JPS63200621A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247332A (ja) * 1984-05-23 1985-12-07 Nec Corp マンチエスタデコ−ダ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247332A (ja) * 1984-05-23 1985-12-07 Nec Corp マンチエスタデコ−ダ

Similar Documents

Publication Publication Date Title
US4122300A (en) Data transmission system and application thereof to the transmission of analog signals and of data in a network with delta modulation
US4964138A (en) Differential correlator for spread spectrum communication system
US4220816A (en) Digital duplex transmission system
US3980824A (en) Modulator demodulator for binary digitally encoded messages
JPH0322724A (ja) スペクトラム拡散通信装置
US4255742A (en) Data communication code
US3457510A (en) Modified duobinary data transmission
US4503546A (en) Pulse signal transmission system
US4184056A (en) Fault locating system for optical telecommunications
JPS63200621A (ja) 送受信装置
JPS6025354A (ja) 無線通信方式
JP2000013451A (ja) 光デ−タの受信装置
JPS6022854A (ja) デイジタル信号変復調方式
JP4195759B2 (ja) インターホン伝送方式
JPH06244873A (ja) 受信装置
JPS61263326A (ja) フレ−ム同期検出方法
JPS6035859B2 (ja) クロツク信号再生回路
US7187720B2 (en) Noiseless data transmission method
KR100606310B1 (ko) 주파수 변조된 정보의 복조를 위한 디지털 쿼더러쳐 판별기
JPS5859643A (ja) 2線式ワイヤ・ライン上で両方向のベ−スバンド・デイジタル送信方式
JPS60260255A (ja) エンベロ−プ伝送方式
US20020067772A1 (en) Method and system for sending information over metal wire
JPH01108824A (ja) 通信装置
JP2003332947A (ja) データ受信装置及びデータ送受信システム
KR19990085246A (ko) 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법