JPS6319901B2 - - Google Patents
Info
- Publication number
- JPS6319901B2 JPS6319901B2 JP56150965A JP15096581A JPS6319901B2 JP S6319901 B2 JPS6319901 B2 JP S6319901B2 JP 56150965 A JP56150965 A JP 56150965A JP 15096581 A JP15096581 A JP 15096581A JP S6319901 B2 JPS6319901 B2 JP S6319901B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- program memory
- program
- output
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 35
- 238000012360 testing method Methods 0.000 claims description 14
- 238000007689 inspection Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
本発明はプログラムメモリのテスト回路を備え
たマイクロコンピユータに関するものである。
たマイクロコンピユータに関するものである。
最近、プログラムメモリを中央制御装置（C.P.
U.）と同一チツプ上に搭載したいわゆるシング
ルチツプマイクロコンピユータが広い産業分野で
応用、使用されている。これらのシングルチツプ
マイクロコンピユータはプログラムメモリの内容
（以下データという）を変更するのみで異なつた
機能を有するプロセツサとして働く為に、半導体
製造過程で機能試験をする場合、データに変更の
あるプログラムメモリ部分と、変更の無い部分に
分けて実施する方法が最も一般的である。
U.）と同一チツプ上に搭載したいわゆるシング
ルチツプマイクロコンピユータが広い産業分野で
応用、使用されている。これらのシングルチツプ
マイクロコンピユータはプログラムメモリの内容
（以下データという）を変更するのみで異なつた
機能を有するプロセツサとして働く為に、半導体
製造過程で機能試験をする場合、データに変更の
あるプログラムメモリ部分と、変更の無い部分に
分けて実施する方法が最も一般的である。
従来、このプログラムメモリを試験をするに当
たつて、外部から与えられる試験信号により、プ
ログラムメモリのアドレスをインクリメント又は
デクリメントし、プログラムメモリのデータを特
定の出力端子に出力させ、このデータとあらかじ
め外部のメモリー等に蓄わえられて順序良く出力
される正しいデータとを比較する事によりその製
品の良否を判断する方法があつた。しかし、この
方法によれば、プログラムメモリのデータの導出
方法を一度知り得ると、誰でもがプログラムデー
タを知る事が出来るので、例えば製造したプログ
ラムを第３者により全く複写し製造される等の欠
点があつた。
たつて、外部から与えられる試験信号により、プ
ログラムメモリのアドレスをインクリメント又は
デクリメントし、プログラムメモリのデータを特
定の出力端子に出力させ、このデータとあらかじ
め外部のメモリー等に蓄わえられて順序良く出力
される正しいデータとを比較する事によりその製
品の良否を判断する方法があつた。しかし、この
方法によれば、プログラムメモリのデータの導出
方法を一度知り得ると、誰でもがプログラムデー
タを知る事が出来るので、例えば製造したプログ
ラムを第３者により全く複写し製造される等の欠
点があつた。
本発明の目的は、内蔵されたプログラムメモリ
のデータを一度も外部に導出する事なくプログラ
ムメモリのデータが所望通りである事を確認出
来、第三者にプログラムメモリのデータを複写さ
れないようにしたマイクロコンピユータを提供す
ることにある。
のデータを一度も外部に導出する事なくプログラ
ムメモリのデータが所望通りである事を確認出
来、第三者にプログラムメモリのデータを複写さ
れないようにしたマイクロコンピユータを提供す
ることにある。
本発明は、プログラムカウンタの指令によつて
記憶内容を読出すプログラムメモリを同一のチツ
プ上に備えたマイクロコンピユータにおいて、前
記プログラムメモリより出力されたデータとこの
プログラムメモリのアドレス順に並べられ入力ポ
ートから供給されたデータとを比較し一致したと
き一致信号を出力する比較手段と、この比較手段
の一致出力により前記プログラムカウンタをイン
クレメントあるいはデクレメントする制御手段と
を備え、前記プログラムメモリのデータを外へ出
力することなく点検するようにしたことを特徴と
するテスト回路つきマイクロコンピユータにあ
る。
記憶内容を読出すプログラムメモリを同一のチツ
プ上に備えたマイクロコンピユータにおいて、前
記プログラムメモリより出力されたデータとこの
プログラムメモリのアドレス順に並べられ入力ポ
ートから供給されたデータとを比較し一致したと
き一致信号を出力する比較手段と、この比較手段
の一致出力により前記プログラムカウンタをイン
クレメントあるいはデクレメントする制御手段と
を備え、前記プログラムメモリのデータを外へ出
力することなく点検するようにしたことを特徴と
するテスト回路つきマイクロコンピユータにあ
る。
以下図面により本発明を詳細に説明する。
第１図は本発明の実施例の部分ブロツク図であ
る。図中、１はプログラムメモリ、２はバスライ
ン、３はプログラムメモリ１のデータと入力ポー
ト４からのデータとを比較する比較器、５にはア
ンドゲート、６はプログラムメモリ１のアドレス
を指定するアドレスカウンタ、７は比較器の出力
の一致信号、８は試験時に供給される試験信号、
９は出力ポート、１０は出力バツフア、１１はオ
アゲート、１３はインバータ、１４は試験信号の
ないときに出力されるデータを示す。このプログ
ラムカウンタ６にあらかじめ初期設定されたアド
レスに従つてプログラムメモリ１のデータはバス
ライン２に出力される。一方、半導体製造業者又
はプログラム設計者のみが知つているプログラム
メモリ１のアドレス順に用意さられたデータの初
期値を入力ポート兼用端子４から入力する。ここ
で比較器３はデータバス２上のデータと、入力ポ
ート兼用端子４から入力された初期アドレスのデ
ータとを比較して一致していれば、すなわちメモ
リ半導体が正しく製造されていれば一致信号７を
出力する。この一致信号７と試験信号８とにより
開放されているアンドゲート５を駆動し、すなわ
ち一致信号があるときプログラムカウンタ６をイ
ンクリメントする。以下同様に、インクリメント
されたプログラムカウンタ６はそのプログラムメ
モリ１のデータをメモリの順に従つてバスライン
２に出力し入力ポート兼用端子４から入力された
プログラムメモリアドレス順に出力されたデータ
と共に比較器３に入力され、比較結果が一致して
いればプログラムカウンタ６をインクリメントす
る。以降、これを繰り返し実行することにより、
全てのプログラムメモリのデータを比較する事が
出来る。ここでプログラムメモリの各アドレス毎
の比較結果を試験状態の時のみオアゲート１１を
通し出力バツフア１０を介して特定の出力ポート
９に出力させれば、半導体製品としての良否は容
易に判別出来る。一方、一致信号のない場合には
プログラムカウンタ６の動作を停止するように制
御し、同時に出力ポート９からの信号のモニタに
より異常を判別できる。
る。図中、１はプログラムメモリ、２はバスライ
ン、３はプログラムメモリ１のデータと入力ポー
ト４からのデータとを比較する比較器、５にはア
ンドゲート、６はプログラムメモリ１のアドレス
を指定するアドレスカウンタ、７は比較器の出力
の一致信号、８は試験時に供給される試験信号、
９は出力ポート、１０は出力バツフア、１１はオ
アゲート、１３はインバータ、１４は試験信号の
ないときに出力されるデータを示す。このプログ
ラムカウンタ６にあらかじめ初期設定されたアド
レスに従つてプログラムメモリ１のデータはバス
ライン２に出力される。一方、半導体製造業者又
はプログラム設計者のみが知つているプログラム
メモリ１のアドレス順に用意さられたデータの初
期値を入力ポート兼用端子４から入力する。ここ
で比較器３はデータバス２上のデータと、入力ポ
ート兼用端子４から入力された初期アドレスのデ
ータとを比較して一致していれば、すなわちメモ
リ半導体が正しく製造されていれば一致信号７を
出力する。この一致信号７と試験信号８とにより
開放されているアンドゲート５を駆動し、すなわ
ち一致信号があるときプログラムカウンタ６をイ
ンクリメントする。以下同様に、インクリメント
されたプログラムカウンタ６はそのプログラムメ
モリ１のデータをメモリの順に従つてバスライン
２に出力し入力ポート兼用端子４から入力された
プログラムメモリアドレス順に出力されたデータ
と共に比較器３に入力され、比較結果が一致して
いればプログラムカウンタ６をインクリメントす
る。以降、これを繰り返し実行することにより、
全てのプログラムメモリのデータを比較する事が
出来る。ここでプログラムメモリの各アドレス毎
の比較結果を試験状態の時のみオアゲート１１を
通し出力バツフア１０を介して特定の出力ポート
９に出力させれば、半導体製品としての良否は容
易に判別出来る。一方、一致信号のない場合には
プログラムカウンタ６の動作を停止するように制
御し、同時に出力ポート９からの信号のモニタに
より異常を判別できる。
なお、試験信号８のないときには、この試験信
号をインバータ１３により反転して他の信号１４
と共にアンドゲート１２に通しオアゲート１１に
接続することにより、その信号１４を出力ポート
９から出力することもできる。
号をインバータ１３により反転して他の信号１４
と共にアンドゲート１２に通しオアゲート１１に
接続することにより、その信号１４を出力ポート
９から出力することもできる。
第２図は本発明の他の実施例のブロツク図であ
る。前記実施例では、比較結果を直接特定の出力
ポート９に出力させたが、本実施例では、プログ
ラムカウンタ６の各アドレス毎の比較によりイン
クリメントされたアドレスを直接外部に読み出す
事により所望の一致が得られているかを判別する
ものである。
る。前記実施例では、比較結果を直接特定の出力
ポート９に出力させたが、本実施例では、プログ
ラムカウンタ６の各アドレス毎の比較によりイン
クリメントされたアドレスを直接外部に読み出す
事により所望の一致が得られているかを判別する
ものである。
以上のとおり、本発明を用いれば、内蔵プログ
ラムメモリのデータを外部に導出する事なく内蔵
プログラムメモリと同様のデータを入力ポートか
ら供給するだけでメモリ半導体を試験する事が可
能であり、たとえ一致信号を読み取りデータを解
読を試みたとしても、1000バイトのプログラムメ
モリの場合1000×28＝512000の組み合わせがあ
り、解読は不可能である。
ラムメモリのデータを外部に導出する事なく内蔵
プログラムメモリと同様のデータを入力ポートか
ら供給するだけでメモリ半導体を試験する事が可
能であり、たとえ一致信号を読み取りデータを解
読を試みたとしても、1000バイトのプログラムメ
モリの場合1000×28＝512000の組み合わせがあ
り、解読は不可能である。
第１図は本発明の実施例のブロツク図、第２図
は本発明の第２の実施例のブロツク図である。 図において、１……プログラムメモリ、２……
バスライン、３……比較器、４……入力ポート、
５……アンドゲート、６……プログラムカウン
タ、７……一致信号、８……試験信号、９……出
力ポート、１０……出力バツフア、１１……オア
ゲート、１２……アンドゲート、１３……インバ
ータである。
は本発明の第２の実施例のブロツク図である。 図において、１……プログラムメモリ、２……
バスライン、３……比較器、４……入力ポート、
５……アンドゲート、６……プログラムカウン
タ、７……一致信号、８……試験信号、９……出
力ポート、１０……出力バツフア、１１……オア
ゲート、１２……アンドゲート、１３……インバ
ータである。
Claims (1)
- １ プログラムカウンタのアドレス指令によつて
記憶内容を読出すプログラムメモリを同一のチツ
プ上に備えたマイクロコンピユータにおいて、前
記プログラムメモリより出力されたデータとこの
プログラムメモリのアドレス順に並べられ入力ポ
ートから供給されたデータとを比較し一致したと
き一致信号を出力する比較手段と、この比較手段
の一致出力により前記プログラムカウンタをイン
クレメントあるいはデクレメントする制御手段と
を備え、前記プログラムメモリのデータを外へ出
力することなく点検するようにしたことを特徴と
するテスト回路つきマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150965A JPS5851369A (ja) | 1981-09-24 | 1981-09-24 | テスト回路つきマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56150965A JPS5851369A (ja) | 1981-09-24 | 1981-09-24 | テスト回路つきマイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851369A JPS5851369A (ja) | 1983-03-26 |
| JPS6319901B2 true JPS6319901B2 (ja) | 1988-04-25 |
Family
ID=15508304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56150965A Granted JPS5851369A (ja) | 1981-09-24 | 1981-09-24 | テスト回路つきマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851369A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231654A (ja) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | 半導体集積回路装置とその検査方法 |
| JPS62293371A (ja) * | 1986-06-11 | 1987-12-19 | Nec Corp | プログラム検査回路 |
| JPH0646387B2 (ja) * | 1987-07-10 | 1994-06-15 | 日本電気株式会社 | マイクロコンピユ−タ |
-
1981
- 1981-09-24 JP JP56150965A patent/JPS5851369A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851369A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
| US5051897A (en) | Single-chip microcomputer with memory patching capability | |
| US4742452A (en) | Computer system including address driven program interrupt system | |
| JPS6319901B2 (ja) | ||
| US5704033A (en) | Apparatus and method for testing a program memory for a one-chip microcomputer | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JPH0863374A (ja) | トレース機能内蔵型ｌｓｉ | |
| JP2869243B2 (ja) | メモリテスト装置 | |
| JPS63148498A (ja) | 自己診断機能を具備した記憶装置 | |
| KR0165818B1 (ko) | 원칩 마이크로 컴퓨터 | |
| JPS6167168A (ja) | マイクロコンピユ−タ | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS6075945A (ja) | トリガタイミング機能を備えたプログラム制御式デ−タ処理装置 | |
| JPH03257545A (ja) | プログラム動作確認方式 | |
| JPH05241900A (ja) | コンピュータのプログラム動作確認方式 | |
| JPS5916057A (ja) | マイクロコンピユ−タ | |
| JPH01130231A (ja) | 割込み発生制御システム | |
| JPS638949A (ja) | プログラムの検査装置 | |
| JPH04246734A (ja) | 集積回路装置 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPH0488450A (ja) | メモリアクセス制御装置 | |
| JPH05233846A (ja) | マイクロプロセッサ | |
| JPH0330040A (ja) | 自己診断機能付メモリ回路 | |
| JPS5878240A (ja) | プログラムメモリを有するデ−タ処理装置 | |
| JPS6228873B2 (ja) |