JPS63196180A

JPS63196180A - 撮像装置

Info

Publication number: JPS63196180A
Application number: JP62027268A
Authority: JP
Inventors: Akira Ishizaki; 明石崎; Yoshio Nakamura; 中村　佳夫; Shigetoshi Sugawa; 成利須川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-02-10
Filing date: 1987-02-10
Publication date: 1988-08-15
Also published as: JPH0563070B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の利用分野）本発明は、カメラのパッシブ方式の焦点検出装置等に用
いられる、光電変換素子の蓄積信号ノイズ処理装置の改
良に関するものである。

（発明の背景）ＣＯＤ等の複数画素（ここでの説明及び後述する実施例
説明においては以後ビットと記す）から成る光電変換素
子での蓄積制御方式として、例えば蓄積電荷がある所定
レベルに達したことを検知した時点で終了させるといっ
たものがあるが、前記光電変換素子への入射光輝度が低
い場合、蓄積に時間を要し、応答性が悪いものとなって
しまう、ここ点に鑑み本願出願人は、低輝度時用のしき
い値レベルとして、前記所定レベルよりも低い第２の所
定レベルを設け、低輝度時には該第２の所定レベルに蓄
積電荷が達した時点で蓄積動作を終了させて上記問題を
解決するようにし、且つこうすることにより低輝度時の
蓄積信号の分解能が低下するため、この時の蓄積信号の
ピーク値を、高輝度時に得られる蓄積信号のピーク値と
同一のレベルまで増幅し、出力するようした実施例装置
を出願（同日出願）している。

ところが、光電変換素子の各ビット毎の出力のバラツキ
に関する補正対策は種々の方式、例えば全てをビットを
遮光状態（各ビットに対して同一の輝度をもつ光を当て
るようにしても良い）し、この時に得られる信号のバラ
ツキ量を記憶させておき、実使用時に蓄積信号からその
バラツキ量を除去するといったことが考えられるが、前
記のように蓄積信号を処理する系列を２系列とした場合
、蓄積信号から前記バラツキ量を除去することのみでは
正確な補正を行っているとは言えない。

（発明の目的）本発明の目的は、光電変換素子への入射光輝度パターン
に対応した、より正確な蓄積信号を得ることのできる光
電変換素子の蓄積信号ノイズ処理装置を提供することで
ある。

（発明の特徴）上記目的を達成するために、本発明は、光電変換素子の
各画素毎の、第１の増幅手段を介して予め得られた第１
の固定ノイズを記憶している第１の記憶手段と、光電変
換素子の各画素毎の、第２の増幅手段を介して予め得ら
れた第２の固定ノイズを記憶している第２の記憶手段と
、第１の増幅手段より蓄積信号が入力した場合には、第
１の記憶手段よりその時の蓄積信号に対応した固定ノイ
ズを選択し、該固定ノイズにより読み込んだ蓄積信号に
補正を加え、第２の増幅手段より蓄積信号が入力した場
合には、第２の記憶手段よりその時の蓄積信号に対応し
た固定ノイズを選択し、該固定ノイズにより読み込んだ
蓄積信号に補正を加える補正手段とを備え、以て、蓄積
信号に補正を加える情報として、光電変換素子の各画素
固有のノイズのみならず、第１と第２の増幅手段の誤差
によるノイズをも含んだ固定ノイズを用いるようにした
ことを特徴とする。

（発明の実施例）第１図は本発明の一実施例を示すブロック図であり、１
は像信号Ｖｏ（蓄積電荷）出力とは別に該像信号ｖＯの
ピーク信号Ｖｐ及び暗信号Ｖｄを出力し得る複数ビット
から成るラインセンサで、具体的な構成例は第２図を用
いて後述する。

２は、前記ラインセンサ１より入力するピーク信号Ｖｐ
及び暗信号Ｖｄより該暗信号Ｖｄによる雑音成分を除去
したピーク検出信号Ｖｉを算出し、該ピーク検出信号Ｖ
ｉと後述するマイクロコンピュータ（以後マイコンと記
す）より送られてくるバスＢＵＳＩ　、　　ＢＵＳ２に
基づいて決定される基準電圧ｖ１　、Ｖ２とで蓄積時間
を制御するために必要な利得制御信号ＡＧＣＬ　、　Ａ
ＧＣＨを発生する利得制御信号発生部２ａ（詳細は後述
）、前記利得制御信号ＡＧＣＬ　、　ＡＣＣＨ及びマイ
コンより送られてくるリセット信号Ｒ９Ｅ？　、クロッ
クＣＬＫ　、蓄積終了強制信号ＩＮＴＥＮＤに基づいて
信号φｔ、蓄積終了信号ＴｉｎＴＥ　、利得選択信号Ｈ
ｇ１ｎ　、　Ｌｇｉｎを生成する、蓄積の終了時期の制
御と利得選択を行う蓄積時間制御や利得選択部２ｂ（詳
細は後述）、及びマイコンより送られてくるサンプル信
号ＤＳＡＭＰＬＥ　、　ＳＳＡＭＰＬＥと前記利得選択
信号Ｈｇ１ｎ　、　Ｌｇｉｎに基づいて前記ラインセン
サｌにて読み取られた像信号Ｖｏを増幅する像信号増幅
部２ｃ（詳細は後述）を備えた信号処理回路である。

３は前記ラインセンサ１及び信号処理回路２等の制御を
行う１チツプマイコンであり、内部に前記利得制御信号
発生部２ａへ伝送するバスＢＵＳ１　、　　ＢＵＳ２の
内容や各ビット毎の固定ノイズ等を記憶しているＥＥＦ
ＲＯＭ、読み込んだ像信号や最長蓄積時間ＭＡＸＩＮ？
及び遮光されたビットの順番を示す所定値ＤＡＲＫ等を
記憶する他、蓄積時間を１ｍｓの単位でカウントするカ
ウンタ（ＩＮＴＣＮＴ）及び前記ラインセンサｌにおけ
る暗信号或いは像信号の読み取りを終えたビットの数値
をカウントするカウンタ（ｂｉｔＣＮＴ）或いはレジス
タなどの各種機能としても用いられるＲＡＭ、最大電圧
ＶＲＨと最小電圧ＶＲＬの間で動作し、前記像信号増幅
部２Ｃより送られてくるアナログ値である像信号ＡＤｓ
ｉｇをディジタル値の像信号に変換するＡ／Ｄ変換部、
及び後述する「像信号入力」ルーチン等が書き込まれて
いるＲ、ＯＭ等を備えている。

ここで、前記第１図を用いて全体の概略動作を説明する
と、まずマイコン３より像信号の蓄積動作開始指示を示
す各種信号がラインセンサｌに送られると、該ラインセ
ンサ１では像信号蓄積動作（入射光を光電変換して電荷
として蓄積する動作）が行われると共に、その時の像信
号のピーク信号Ｖｐ及び暗信号Ｖｄ算出が行われ、これ
ら各信号は信号処理回路２へ出力される。信号処理回路
２はマイコン３より送られてくる各種信号（ＢＵＳＩ　
、　　ＢＵＳ２）及び前記各信号に基づいて、前記ライ
ンセンサ１にて行なわれている蓄積動作の終了時間を決
定（φｔ）Ｌ、該時間が経過すると前記ラインセンサｌ
による蓄積動作を終了させ且つその事をマイコン３へ知
らせる（ＴｉｎＴ１！　）と共に、その後に送られてく
る像信号ｖＯの増幅率の決定（Ｈｇ１ｎ　ｅ　Ｌｇｉｎ
）等を行う。

次に、マイコン３より蓄積信号（読み取った像信号）の
送出指示を示す信号が前記ラインセンサ１にビット毎に
順次送られると、ラインセンサ１は蓄積信号を像信号Ｖ
ｏとして順次信号処理回路２へ出力する。−力信号処理
回路２は順次送られてくる前記像信号Ｖｏをマイコン３
の指示（ＤＳＡＭＰＬＥ　、　ＳＳＡＭＰＬ！　＞によ
り一旦保持し、且つ前記決定した増幅率によりそれぞれ
各ビット毎に該像信号■Ｏの増幅を行い、アナログ値の
像信号ＡＤｓｉｇとしてマイコン３のＡ／Ｄ変換部へ順
次出力する。

また、マイコン３は該信号が順次入力すると、固定ノイ
ズ情報を記憶しているＥＥＰＲＯＭ内よりそれの時のビ
ットに対応する固定ノイズを選択し、その分を補正した
値をＲＡＭ内に格納する（詳細は後述）。

以上で全ビットの像信号入力動作が終了することになり
、例えば前記各回路がカメラのパッシブ方式の自動焦点
検出装置に配置されていたとすると、その後マイコン３
は前記像信号（ＲＡＭ内に格納されている）に基づいて
その時の焦点状態を演算し、それ演算結果を不図示の撮
影レンズ駆動回路へ出力する。以後、前記と同様の動作
が繰り返される。

次に、第２，３図に示す各回路の具体的な構成及びそこ
での動作を詳述するが、その前に、第４図を用いて本実
施例における蓄積動作の終了時期の制御及び蓄積された
像信号Ｖｏの読み込み制御のやり方について説明する。

第４図において、■、■、■はラインセンサ１に当る入
射光輝度が異なる場合を示すグラフであり、入射光輝度
の高低関係は言うまでもなく、■〉■〉■の順番である
。又Ｔｏは蓄積動作開始後の所定時間を示している。

ｌ）蓄積動作開始後、所定時間Ｔｏ以前に基準電圧Ｖ２
　　（詳細は後述がマイコン３内のＡ／Ｄ変換部のダイ
マミックレンジに近い値（飽和電圧から後述する基準電
圧ＶＣを減算した値位）に予め設定されている）にその
時のピーク検出信号Ｖｉが達した場合（■の様なケース
）ピーク検出信号Ｖｉ　（＝Ｖｐ−Ｖｄ）が基準電圧ｖ２
に達する時刻１１時に蓄積を終了させる。

これはＡ／Ｄ変換部のグイマミックレンジを越えてしま
い、正確な像信号の読み込みができないといった不都合
を解消するためと、高輝度時の応答性を満足させるため
である。また、この場合の各ビット毎の像信号Ｔｏの増
幅率は、１倍とする。

２）蓄積動作開始後、所定時間Ｔ、以後に基準電圧■２
にその時のピーク検出信号Ｖｉが達した場合（■の様な
ケース）ピーク検出信号Ｖｉが基準電圧Ｖ２に達するまで蓄積動
作を続行させ、その後基準電圧ｖ２に達した時刻ｔ２時
に蓄積を終了させる。また、この場合の各ビット毎の像
信号ｖＯの増幅率は、１倍とする。

３）蓄積動作開始後、所定時間ＴＯが経過しても基準電
圧Ｖｓ（詳細は後述がこの値は低輝度時における応答性
等を考慮して予め設定されている）にその時のピーク検
出信号Ｖｔが達した場合（■の様なケース）ピーク検出信号Ｖｉが基準電圧ｖ１に達するまで蓄積動
作を続行させ、その後基準電圧ｖ２に達した時刻１３時
に蓄積を終了させる。また、この場合の各ビット毎の像
信号ｖｏの増幅率は、Ｖ　２　／　Ｖ　１倍とする。つ
まり、この場合のピーク検出信号Ｖｉは基準電圧ｖ１と
等しいわけで、このようなピーク検出信号Ｖｉをもつ各
ビット毎の像信号Ｖｏをそのまま（１倍で）Ａ／Ｄ変換
部へ出力した場合、例えば精度の良い焦点状態の検出が
行えないことになる。そこで前記１）、２）の場合と囮
じピーク検出信号Ｖｉをもつ各ビット毎の像信号ｖＯと
して出力し、応答性を満足させながら且つ精度の面にお
いても満足させ得るようにしている。

また、上記の蓄積動作の終了時期の制御とは別に、蓄積
動作の終了が強制的に決定される場合がある。それはマ
イコン３より蓄積路ｑ強鋼上号ＩＮＴＥＮＤが送られて
きた場合（詳細は後述）であり、該信号入力により蓄積
動作が終了する０通常この信号は最長蓄積時間を決める
ために用いられ、（Ｔｏ　Ｘ　Ｖ　２　／　Ｖ　ｔ　）
より長くとられている。

以下、上記の如き制御を実現するための各回路の具体的
な構成及びそこでの動作説明を行う。

第２図は前記ラインセンサ１の構成例を示すものである
。

該ラインセンサｌを成すもめとして、暗信号を得るため
にアルミニウムで周囲が遮光された遮光ビットＳｌ及び
入射光輝度パターンに相当する信号の蓄積を行うための
開口ビットＳ２〜Ｓｎが並設されている。

各ビットのキャパシタ電極ａは端子１０３に共通に接続
され、コレクタ電極すには一定の正電圧が印加される。

またリセットＭＯＳトランジスタの電極Ｃは接地され、
ゲート電極ｄは端子１０５に共通に接続されている。さ
らに各ビットのエミッタ電極ｅ１は垂直ラインＬＨ−Ｌ
ｎに夫々接続されており、各垂直ラインはトランジスタ
Ｔａ１−Ｔａｎを介して電荷蓄積用キャパシタ０１〜Ｃ
ｎに接続されると共に、トランジスタＴ、−Ｔｎを介し
て出力信号線１１０に接続されている。出力信号線１１
０はリセットトランジスタＴｓｌを介して接地され、且
つアンプ１０７に接続されている。トランジスタＴ１〜
Ｔｎのゲート電極は端子ｌｏｔを介してシフトパルスφ
ｓｐが入力される走査回路１０６の並列出力端子に夫々
接続されており、該トランジスタＴｌ−Ｔｎは前記走査
回路１０６に従って順次オン状態となる。

垂直ティンＬ１〜ＬｎはトランジスタＴｂ、〜Ｔｂｎを
介して接地され、各トランジスタのゲート電極は端子１
０４に共通に接続されている。遮光ビットＳｌのエミッ
タ電極ｅ２はライン１１１に接続され、該ラインｉｌｌ
はトランジスタＴｓ２を介して接地されていると共に、
アンプ１０９に接続されている。開ロビッ）３２〜Ｓｎ
の各エミッタ電極ｅ２はライン１１２に接続され、該ラ
イン１１２はトランジスタＴ、ｓ３を介して接地されて
いると共に、アンプ１０８に接続されている。また、ト
ランジスタＴｓ２及びＴｏ３の各ゲート電極は端子１０
４に接続されている。

上記の如き構成において、マイコン３より端子１０５に
信号φｒ＠Ｓを印加されると、各ビットのリセットＭＯ
３）ランジスタがオン状態となり、全てのビットのｐベ
ース領域の蓄積電荷が除去されてその電位が一定となる
。続いて端子１０４に信号φマｒｓが印加されると、ト
ランジスタＴｂ□〜Ｔ　ｂ　ｎ及びＴｏ３がオン状態と
なり、全てのエミッタ電極ｅ□ｅｅ２が接地されたこと
になる。さらに端子１０３に初期化するためのパルスφ
ｒが印加されると、既に述べた様にＰペース領域の蓄積
電荷が除去される。

この状態から光信号の蓄積動作を開始させるために端子
１０５への信号φｒｅｓの印加が停止され、且つ端子１
０１を介してシフトパルスφｓｔが走査回路１０６に印
加されると（マイコン３により）、リセットＭＯ３）ラ
ンジスタがオフ状態となり、まず各ピッ）５２〜Ｓｎへ
の入射光量に対応した光電変換動作が開始する。なお遮
光ビットＳｌにおいては暗信号が生じることになる０次
に、前記動作により生じる電荷をキャパシタＣ□〜Ｃｎ
に蓄積させるためにまず端子１０４へ信号φマｒｓの印
加が停止されると、トランジスタＴ　ｂ　１〜Ｔ　ｂ　
ｎ　、　Ｔ　ｓ　２及びＴａ２がオフ状態となり、各ビ
ットのエミッタ電極ｅｌｓｅ２が浮遊状態となる。続い
てマイコン３により信号処理回路２を介して端子１０２
に信号φｔが印加されることになるが、これによりトラ
ンジスタＴａ、〜Ｔ　ａ　ｎがオン状態となる０次いで
端子１０３に読み出し用のパルスφｒが印加されると、
遮光ビットＳｌからは垂直ラインＬ１を介して暗信号が
読み出されてキャパシタＣＩに蓄積され、また開口ビッ
ト８２〜Ｓｎからは垂直ラインＬ２〜Ｌｎを介して入射
光量に対応した信号が読み出されてキャパシタ０２〜Ｃ
ｎに夫々蓄積される。

その後信号処理回路２より端子１０３に蓄積終了を示す
信号φｔが印加される（詳細は後述する）と、トランジ
スタＴａ、〜Ｔ　ａ　ｎがオフ状態となり、キャパシタ
Ｃ１或いは０２〜Ｃｎへの蓄積動作が終了する。そして
端子１０１にシフトパルスφｓｐが順次印加されると、
走査回路１０６によってトランジスタＴ１〜Ｔｎが順次
オン状態となり（尚走査回路１０８はシフトパルスφｓ
ｐが印加される毎にトランジスタＴ１からＴｎへ順次い
ずれか１つをオン状態とするものである）、オン状態と
なったトランジスタＴｌ　−Ｔｎに対応したキャパシタ
０１〜Ｃｎの電荷が出力信号線１１０及びアンプ１０７
を介して順次像信号Ｖｏとして信号処理回路２へ送出さ
れることになる。またその直後に端子１１３に信号φｈ
ｒｓがマイコン３より印加されると、これに伴ってトラ
ンジスタＴｓｌがオン状態となり、出力信号線１１０の
残留電荷が除去される。

また、前記蓄積動作と並行してピーク信号Ｖｐと暗信号
Ｖｄの検出動作が行われることになる。

すなわち、前記動作時に端子１０３に印加される信号φ
ｒにより、遮光ピッ）　Ｓ　１から暗信号がライン１１
２に読み出され、アンプ１０９を介してＶｄとして出力
され、又開口ビットＳ２〜Ｓｎからの信号がライン１１
１に読み出され、アンプ１Ｏ８を介してピーク信号Ｖｐ
として、つまりライン１１１は前述したように共通に接
続されているために該ライン１１１には開口ビットＳ２
〜Ｓｎからの信号のピーク信号がアンプ１０８の出力側
に現われ、該ピーク信号がＶｐとして出力される。

第３図（Ａ）は前記利得制御信号発生部２ａの構成例を
示すものであり、ここでは前述したように蓄積時間制御
に用いられる利得制御信号ＡＧＣＬ　、　ＡＧｃｍが生
成される。

つまり、前記暗信号Ｖｄ、ピーク信号ＶｐがアンプＡＭ
Ｐ　ｌへ入力し、暗信号Ｖｄによる雑音成分を除去した
ピーク検出信号Ｖｉを得るための（ＶＰ−Ｖｄ）なる演
算が行われ、得られたピーク検出信号Ｖｉはコンパレー
タＣＩＩＰＩ　、　ＣＨＦ２の弊反転入力端に出力され
る。一方、マイコン３より送られてくるディジタル信号
であるバスＢＵＳＩ　、　　ＢＵＳ２がＤ／Ａ変換器り
轟１．ＤＡ２に入力し、ここで前記ピーク検出信号Ｖｉ
のしきい値レベルとなるアナログ信号である基準電圧Ｖ
、、ｖ２　（Ｖｌ＜Ｖ２）等に変換され、前記コンパレ
ータＣＮＰＩ。

ＣＨＦ２の反転入力端に出力される。そして該コンパレ
ータＣＮＰＩ　、　　ＣＨＦ２により前記各信号の比較
が行われ、利得制御信号ＡＧＣＬ　、　ＡＣＣＩＩが発
生する。

尚、前記バスＢＵＳＩ　、　ＢＵＳ２は組み立て工程中
等に調整され、マイコン３のＥＥＰＲＯＭ内に記憶され
ている。また、その内容、つまり例えば基準電圧ｖｘは
マイコン３内のＡ／Ｄ変換部のフルレンジに近い値、す
なわち分解能を上げるために許容でき得る最大値に予め
設定されており、また基準電圧Ｖ２は低輝度時における
応答性、及び暗信号のパテツキによる像信号への悪影響
（蓄積時間が長くなる程、暗信号のバラツキが生じてく
る）を考慮して予め設定されている。

第３図（Ｂ）は前記蓄積時間制御拳利得選択部２ｂの構
成例を示すものであり、ここでは前述したように蓄積の
終了時期の制御と像信号Ｖｏの利得選択が行われる。

カウンタ２０１はアンドゲートＡＮＤ　Ｉを介して、蓄
積動作開始と同時に入力されるクロックＣＬＫのカウン
トを行い、所定時間Ｔ０に達するとハイレベル（以後Ｈ
レベルと記す）の信号を出力するものであり、所定時間
Ｔｏに達するとインバータＩｌｌの出力がローレベル（
以後Ｌレベルと記す）の信号を出力する様になるのでそ
の後のクロックＣＬＫは入力しない、アンドゲート　Ａ
ＮＤ　２〜ＡＮＤ　４の一入力端には、前記Ｈレベルの
信号が遅延線２０２、インバータＩＮ２を介して入力し
ており、他の入力端には、前記利得制御信号発生部２ａ
よりの利得制御信号ＡＧＣＬ或いはＡＣＣＩが入力して
いる。　従って、前述した第４図の■〜■の各場合をこ
の回路に適用してみると、 ■のようなケースには、蓄積動作が開始されてから所定
時間Ｔ０はまだ経過しでいないうちはインバータＩＮ２
の出力はＨレベルであり、この時のピーク検出信号Ｖｉ
が基準電圧ｖ２に達すると利得制御信号ＡＧＣＨがＨレ
ベルとなるので、アントゲ−）　　ＡＭＤＩの出力がＨ
レベルとなる。よって該アンドゲートＡＮＤ１の出力が
Ｈレベル反転した時点（第４図時刻ｔ１）でオアゲート
ＯＲｌ及びインバータ１８３を介して信号φｔがライン
センサ１へ出力され、蓄積が終了となる。また、この時
の増幅率を決定するための利得選択信号としては、利得
制御信号ＡＧＣＬがＨレベルであるので、Ｄフリップフ
ロップ２０３のＱ出力がＨレベルで、結局増幅率１倍を
示す利得選択信号Ｌｇｉｎが選択出力（詳細は後述）は
されることになる。

■のようなケースには、蓄積動作が開始されてから所定
時間Ｔｏが経過するとその出力はＨレベルであり、又こ
の時利得制御信号ＡＧ（１：ＬがＨレベルであるので、
Ｄフリップフロー２プ２０３のＱ出力がＨレベルであり
、この時のピーク検出信号Ｖ　、ｔが基準電圧ｖ２に達
すると利得制御信号ＡＧＣ）ＩがＨレベルとなるので、
この場合アントゲ−）　　ＡＮＤ２の出力がＨレベルと
なる。よって該アンドゲートＡＮＤ　２の出力がＨレベ
ル反転した時点（第４図時刻ｔ２）でオアゲー）ＯＲＩ
及びインバータＩＮ３を介して信号φｔがラインセンサ
ｌへ出力され、蓄積が終了となる。また、この時の増幅
率を決定するための利得選択信号としては、前記の如く
Ｄフリップフロップ２０３のＱ出力がＨレベルであるの
で、増幅率１倍を示す利得選択信号Ｌｇｉｎが選択出力
されることになる。

■のようなケースには、蓄積動作が開始されてから所定
時間Ｔ０が経過するとその出力はＨレベルであり、又こ
の時利得制御信号ＡＧＣＬがＬレベルであるので、Ｄフ
リップフロップ２０３のＱ出力がＨレベルであり、この
時のピーク検出信号Ｖｉが基準電圧Ｖｌに達すると利得
制御信号ＡＧＣＬがＨレベルとなるので、この場合アン
トゲ−）　　ＡＮＤ３の出力がＨレベルとなる。よって
該アンドゲートＡＮＤ３の出力がＨレベル反転した時点
（第４図時刻ｔ、）でオアゲー）ＯＲＩ及びインバータ
ＩＮＳを介して信号φｔがラインセンサ１へ出力され、
蓄積が終了となる。また、この時の増幅率を決定するた
めの利得選択信号としては、前記の如くＤフリップフロ
ップ２０３のＱ出力がＨレベルであるので、増幅率Ｖ　
２　／　Ｖ　１倍を示す利得選択信号Ｈｇ１ｎが選択出
力（詳細は後述）されることになる。

また、前述したように蓄積終了強制信号ＩＮＴＥＮＤ（
Ｈレベルの）が送られてくることにより、オアゲートＯ
Ｒ１及びインバータＩＮＳを介して信号φｔがラインセ
ンサｌへ出力され、蓄積が終了となることになる。又前
記いずれの場合においても、信号φｔが発生すると同時
にＨレベルの蓄積終了信号ＴｉｎＴＥが発生し、マイコ
ン３へ該信号が出力される。

第３図（Ｃ）は前記像信号増幅部２Ｃの構成例を示すも
のであり、ここでは前述したように前記利得制御信号発
生部２ａよりの利得制御信号ＡＧＣＬ或いはＡＧＣＨに
基づいた、像信号ｖＯの増幅が行われる。

遮光ピッ）Ｓｓに生じた暗信号が像信号Ｖｏとして送ら
れてくると、この時マイコン３よりサンプル信号ＤＳＡ
ＭＰＬＥが送られてきている（詳細は後述）ので、サン
プルホールド回路ＳＨＩによってその値が保持される。

その後開ロビッ）Ｓ２〜Ｓｎに生じた信号が順次像信号
ｖＯとして送られてくると、この時マイコン３よりサン
プル信号ＳＳＡＭＰＬＥが送られてきている（詳細は後
述）ので、各ビット毎に、一旦サンプルホールド回路Ｓ
ＨＩによってその値に基準電圧源ＶＲＥＦよりの基準電
圧Ｖｃが加算された値が保持され、その時前記前記利得
制御信号発生部２ａより送られてきている利得制御信号
ＡＧＣＬ或いはＡＧＣＨに対応した増幅率をもつアンプ
ＡＮＰ４　、　　ＡＮＰ５によって適宜増幅され（尚増
幅される信号は前記遮光ビットにより得られる暗信号分
が引かれた値である）、像信号ＡＤｓｉｇとして出力さ
れる。なお、前記利得制御信号ＡＧＣＬ或いはＡＧＣＨ
は相補信号であり、一方がＨレベルの場合、もう一方は
Ｌレベルとなっている。

またアンプＡＮＰ４の増幅率は既に示されているように
アンプＡＮＰ５のＶ　２　／　Ｖ　１倍にほぼ一致する
ように設定されている。又前記基準電圧＠　ＶＲＥＦは
アンプＡＮＰ４　、　　ＡＮＰ５の原点をシフトさせる
ためのもので、ここに発生する基準電圧Ｖｃはマイコン
３内のＡ／Ｄ変換部の信号処理可能な最大電圧ＶＲＨ，
！：最小電圧ＶＲＬ（７）間（例えばＶＲＨ／１０ｃｙ
）電圧）に設定されている。こうする理由は、前記アン
プＡＮＰ４　、　　ＡＮＰ５の原点（差動入力ｊりは遮
光ピッ）３１の暗信号の電位（この電位はほぼＡ／Ｄ変
換部の最小電圧Ｖ　ＲＬ）であるため、この該ビットの
暗信号より低い電位をもつ開口ビットの暗信号の電位を
もＡ／Ｄ変換部で読み込めるようにするためである。こ
のように暗信号にバラツキがあるのは、ＭＯＳ）ランジ
スタを構成要件としたラインセンサｌの固定ノイズによ
るものと考えられ、本件では各ビット毎の固定ノイズは
後述のような動作によりＥＥＦＲＯＭ内に遮光ビットＳ
Ｌの暗信号との差分電位として組立て工程の最終段階等
に格納されている。

第５図はマイコン３内のＲＡＭ及びＥＥＦＲＯＭのアド
レスマツプを示すもので、ＲＡＭはＲＡＭ０ＲＧという
アドレスで始まる連続した領域を有し、ＥＥＰＲＯＭは
ＨＡ口ＪＯＲＧ　、　ＬＡ［１ＪＯＲＧとういアドレス
で始まる連続した領域を有している。

前記ＬＡＤＪＯＲＧで始まる連続したＥＥＦＲＯＭ領域
には、ラインセンサ１の全てのビットが遮光された状態
で得られた各開口ビット毎の固定ノイズ分が第３図（Ｃ
）　＋７）Ｖ２　／Ｖｔ倍すルアンブＡＭＰ　４を介し
てこの信号処理系列における固定ノイズとしてＡ／Ｄ変
換された後、記憶されている（詳細は第８図を用いて後
述する）、又前記ＨＡＤＪＯＲＧで始まる連続したＥＥ
ＦＲＯＭ領域には、ラインセンサ１の全てのビットが遮
光された状態で得られた各開口ビット毎の固定ノイズが
第３図（Ｃ）の１倍するアンプＡＮＰ５を介してこの信
号処理系列における固定ノイズとしてＡ／Ｄ変換された
後、記憶されている（詳細は第９図を用いて後述する）
。

前述の説明からもわかるように、上記ＥＥＦＲＯＭ領域
に記憶される情報はラインセンサｌの各ビットのバラツ
キ量及びアンプＡＮＰ４とアンプＡＮＰ５の誤差量に相
当し、この情報は、実使用時に各ビット毎にそれぞれ対
応した値を選択し該僅によりその時得られる像信号Ｖｏ
に補正を加えて固定ノイズ分の補償をするのに用いられ
る。

次に、使用者によって該装置が用いられている場合のマ
イコン３での動作を第６，７図に示すフローチャートに
より説明する。尚、第６．７図ともにサブルーチン形式
の表現となっているが、これは蓄積動作制御部分が汎用
性の高いものである事を示している。

第６図に示す「像信号人力」ルーチンがコールされると
、ステップ３０１よりの動作が開始される。

［ステラ７’３０１］　　ここでは、ラインセンサｌに
蓄積動作を開始させるため、該ラインセンナｌへ各種制
御信号（φｒ＋ＬｔＩｖｒｓ、φｒｅｓ等）を出カポ−
）　ＣＭＴＰＯＲＴ’Ｓより出力すると同時に、信号処
理回路２へリセットパルスＲ９ＥＴを出力する。このよ
うな信号が出力されることにより、ラインセンサ１にて
第２図を用いて説明したような蓄積動作が行われる。ま
た、信号処理回路２へ出力するバスＢｕｓｔ　、　　Ｂ
ＵＳ２　（基準電圧Ｖ、、Ｖ２に相当するディジタル信
号）をセットする。

［ステップ３０２］　蓄積時間を１ｍｓの単位でカウン
トするカウンタとして用いられるＲＡＭ上に設定された
蓄積時間カウンタＩＮＴＣＮＴの内容を「０」にする（
　ＩＮＴＣＭＴ←０）。

［ステップ３０３３　１　ｍ　ｓをカウントする１ｍＳ
タイマとしても用いられているＲＡＭ上に設定された１
　ｍ　ｓタイマをリセットする。

［ステップ３０４］　信号処理回路２より入力している
蓄積終了信号ＴｉｎＴＨの状態を検知し、蓄積動作が終
了したか否かを、つまり蓄積終了信号ＴｉｎＴＥがＨレ
ベルであるかＬレベルであるかを調べ、Ｈレベルである
と判断した場合にはステップ３１０へ進み、Ｌレベルで
あると判断した場合にはステップ３０５へ進む。

［ステップ３０５］　先にリセットした１ｍＳタイマが
１　ｍ　ｓを計時したか否かを調べ、経過していいなけ
ればステップ３０４へ戻り、経過していればステップ３
０６へ進む、尚参考までに、前述したカウンタ２０１で
カウントされる所定時間ＴＯは例えば１０ｗｇ〜２０ｍ
５位に設定されている。

［ステップ３０６］　蓄積時間カウンタＩＮＴＣＮ↑の
内容を１つカウントアツプする（　ＩＮＴＣＮＴ　−Ｉ
ＮＴＣＭＴ＋　１）。

［ステップ３０７］　ここでは予め設定されている最長
蓄積時間ＮＡＸＩＮＴと蓄積時間カウンタＩＮ？（：Ｎ
Ｔの内容との比較を行い、蓄積時間カウンタＩＮＴＣＮ
Ｔの内容が最長蓄積時間ＭＡＸＩＭ↑未満であれば（Ｉ
ＮＴＣＮＴ＜　ＭＡＸＩＮ？）ステップ３０３へ戻り、
再び蓄積動作の終了待ちとなる。また、そうでなければ
（ｒＮＴＣＮＴ≧ＭＡＸＩＮＴ）　スフｙブ３０８へ進
む。

［ステップ３０８］　前記ステップ３０７で蓄積時間が
最長蓄積時間ＮＡＸＩＮＴに達したと判断されたので、
ここでは蓄積動作を強制的に終了させるためにＨレベル
の蓄積終了強制信号ＩＮＴＥＮＤを信号処理回路２へ出
力する。

［ステップ３０９］　蓄積動作が終了したので、次に像
信号の読み込みを行わせるために「像信号読み込み」ル
ーチンをコールする。尚このルーチンにおける詳細は第
５図を用いて後述する。

前記ステップ３０４にて蓄積終了信号ＴｉｎＴＥがＨレ
ベルであると判断された場合にはステップ３１０へ進む
ことになるが、ここでは以下の判断が行われる。

［ステップ３１０３　　蓄積時間カウンタＩＮＴＣＮＴ
の内容が所定時間ＴＯ先越えているか否かを調べ、越え
ている場合（ＩＮＴＣＭＴ＞　Ｔ　ｏ　）にはステップ
３１１へ進み、越えていない場合（ＩＮＴＣＮＴ≦Ｔｏ
）にはステップ３０５へ戻り、所定直Ｔｏを越えるのを
待つ、これは、第３５４（Ｂ）中の利得選択信号Ｌｇｉ
ｎ　、　Ｈｇ１ｎが所定時間Ｔｏの時点で決定されるた
めである。

［ステップ３１１］　　Ｈレベルの蓄積終了信号Ｔｉｎ
ＴＥが入力するのを待ち、入力することにより先のステ
ップ３０９へ進む。

次に、第７図を用いて「像信号読み込み」ルーチンにつ
いて述べる。前記ステップ３０９にて「像信号読み込み
」ルーチンがコールされると、ステップ４０１よりの動
作が開始される。

［ステップ４０１］　信号処理回路２より入力している
利得選択信号Ｈｇ１ｎがＨレベルであるかＬレベルであ
るかを検知し、Ｈレベルである場合にはステップ４０２
へ進み、Ｌレベルである場合にはステ、プ４０３へ進む
。

［ステップ４０２］　　ＲＡＭ上に設定されている！！
！！ＡＤＨというアドレス指示レジスタに利得選択信号
Ｈｇ１ｎがＨレベルである場合に使用すべき固定パター
ンノイズを記憶しているＥＥＦＲＯＭの先頭アドレスＨ
ＡＤＪＯＲＧを代入する。

［ステップ４０３］　ここではＲＡＭ上に設定されてい
るＥＥＡＤＨというアドレス指示レジスタに利得選択信
号Ｈｇ　ｉｎがＬレベルである場合に使用すべき固定ノ
イズを記憶しているＥＥＦＲＯＭの先頭アドレスＬＡＤ
ＪＯＲＧを代入する。

［ステップ４０４］　　Ａ／Ｄ変換された像信号を記憶
すべきアドレスを指示するアドレス指示レジスタＤＴＡ
ＤＨにワークエリアであるＲＡＭの先頭アドレスＲＡＭ
０ＲＧを代入する。

［ステップ４０５］　前記ラインセンサ１における暗信
号或いは像信号の蓄積を終えたビットの数値をカウント
するカウンタとして用いられているＲＡＭ上に設定され
たビット数計数カラン、りｂｉｔＣＮＴの内容を「０」
にする（ｂｉｔｃＮＴ−０）　−［ステップ４０６］　
ビットを１つシフトさせるための信号φｓｐをラインセ
ンサｌの走査回路ｌ。

６へ送出する。

［ステップ４０７］　ここでは前記ビット数計数カウン
タｂｉｔｃＮＴの内容とＲＡＭ内に記憶されている遮光
ピッ）Ｓｔの順番を示す所定値ＤＡＲＫ　（実施例では
該ビットは第２図に示すように先頭位置に配置されてい
るので、ＤＡＲＫ＝　０である）とを比較し、各値が等
しければ（ｂｉｔｃＮＴ　＝　ＤＡＲＫ）ステップ４０
８へ進み、等Ｌ　＜　ナケＪｌｆ　（ｂｉｔｃＮＴＩＩ
＆ＩＩＡＲＫ）ステップ４０９へ進む、従って、遮光ビ
ットＳ。

の読み出し時にはステップ４０８へ進み、開口ビットＳ
２〜Ｓｎの読み出し時にはステップ４０９へ進むことに
なる。

［ステップ４０８］　信号処理回路ｚ内の像信号増幅部
２Ｃヘサンプル信号ＤＳＡＮＰＬＩＥ　＆送出する。

これにより、前述したように遮光ビットＳ□の電位（暗
信号）が像信号増幅ｍＺｃ内のサンプルホールド回路Ｓ
ＨＩによって保持される。

［ステップ４０９］　信号処理回路２内の像信号増幅部
２Ｃヘサンプル信号ＳＳＡＭＰＬＥを送出する。

これにより、前述したように開口ビット５２〜Ｓｎの電
位（像信号）が像信号増幅部２ｃ内のサンプルホールド
回路ＳＨ２によって保持される。

この時点での像信号ＡＤｓｉｇの値としては、（開口ビ
ット出力−遮光ビット出力）なる値がアンプＡＮＰ４若
しくはアンプＡＮＰ５ニヨッ’ｔ”Ｖ２　／　Ｖｔ倍若
しくは１倍された値となっている。

［ステップ４１Ｏ］　前記Ｖ　２　／　Ｖ　１倍若しく
は１倍された値となって入力する像信号ＡＤｓｉｇをＡ
／Ｄ変換部にてＡ／Ｄ変換し、その結果をアドレス指示
レジスタＤＴＡＤＨによって指示されるアドレスに格納
する。

［ステップ４１１］　　ここでは前記Ａ／Ｄ変換された
像信号より固定ノイズ分を除去するための重要なステッ
プであり、アドレス指示レジスタＤＴＡＤＨの指示する
アドレスの内容からアドレス指示レジスタ！ｌ！ＡＤＲ
の指示するアドレスの内容を減算し、再び前記アドレス
指示レジスタＤＴＡＤＨの指示するアドレスにその結果
を格納する。

［ステップ４１２］　ビット数計数カウンタｂｉｔＣＩ
Ｔ、アドレス指示レジスタＤＴＡＤＨ及びアドレス指示
レジスタＥＥＡＤＲのそれぞれの内容を１つカウントア
ツプす６　（ｂｉｔｃＮＴ＋ｂｉｔｃＮＴ＋　１　、　
ＤＴＡＤＲ４−ＤＴＡＤＲ＋　　ｌ　　、ＥＥＡＤＲ−
ＥＥＡＤＲ＋　　１　）　　。

［ステップ４１３］　ここではビット数計数カウンタｂ
ｉｔｃＮＴの内容と予めＲＡＭ内に設定されている最大
ビット値ＭＡＸｂｉｔ　（開口ビットの総数値）との比
較を行い、ビット数計数カウンタｂｉｔｃＮＴの内容が
最大と・ット値ＭＡＸｂｉｔを越えていない場合（ｂｉ
ｔｃＮＴ≦ＮＡＸｂｉｔ）はＸ　テｙプ４０２へ戻り、
読み込み動作を繰り返す、また、ビット数計数カウンタ
ｂｉｔｃＮＴの内容が最大ビット値ＮＡＸｂｉｔ越えた
場合（ｂｉｔＯＮＴ＞ＮＡＸｂｉｔ）は前記第６図（Ｆ
）　Ｘ　７”　ｙブ３゜９ヘリターンする。

以後、前記と同様の動作を繰り返す。

次に、第８図及び第９図に示すフローチャートを用いて
前記ラインセンサｌの固定パターンノイ、ズをＥＥＰＲ
ＯＭ内に格納する場合の動作を説明する。この様な動作
はラインセンサｌの全てのビットを遮光した状態で、該
装置組立て工程の最終段階等に行われる。

第８図のｒＨｇａｉｎ調整」ルーチンをコールすると、
ステップ５０１よりの動作が開始される。

［ステップ５０１］　蓄積動作を開始させるために第６
図ステップ３０１とほぼ同様の動作を行う、異なる点は
パスＢＵＳＩ　、　　ＢＵＳ２のセット内容、つまり前
記第６図ステップ３０１におけるバスＢＵＳＩ　、　　
ＢＵＳ２のセット内容は基準電圧ｖＩｓｖ２であったが
、ここではこれらの電圧よりも大きい値をもつ基準電圧
Ｖｆｕ１１（例えばＶＲＨと等しいレベル値）に相当す
るディジタル値をその内容とする。こうすることにより
、利得制御信号ＡＧＣＬは必ずＬレベルとなり、所定時
間Ｔｏ時点での利得選択信号ＨｇａｉｎはＨレベルとな
る。よってアンプＡＮＰ４が選択され、この時送られて
くる信号（各ビットの暗信号）はＶ　２　／　Ｖ　１倍
されることになる。

［ステップ５０２］　　ＲＡＭ上に設定された蓄積時間
カウンタ！Ｎ１ｃＮｉノ内容ｔ　ｒＯＪ　ニｔ６　（Ｉ
ＮＴＣＮＴ←０）。

［ステップ５０３］　　ＲＡＭ上に設定された１ｍｓタ
イマをリセットする。

［ステップ５０４］　　１ｍｓタイマが１　ｍ　ｓを計
時したか否かを調べ、１ｍｓを計時していればステップ
５０５へ進み、１ｍｓを計時していなければ計時するま
で待つ。

［ステップ５０５］　蓄積時間カウンタＩＮＴＣＮＴの
内容を１つカウントアツプする（　ＩＮＴ（：ＮＴ←Ｉ
ＮＴＣＭＴ＋１）。

［ステップ５０６］　ここでは予め設定されている１ｍ
ｓ単位の所定の蓄積時間ＩＮＴＴｉＮＩＥと蓄積時間カ
ウンタＩＮＴＣＮＴの内容との比較を行い、蓄積時間カ
ウンタＩＮＴＣＮＴの内容が所定の蓄積時間ＩＮＴＴｉ
ＭＥ未満であれば（ＩＮＴＣＮＴ＜　ＩＮＴＴｉＭＥ　
）ステップ５０３へ戻り、再び蓄積動作の終了待ちとな
る。また、そうでなければ（ＩＮＴＣＭＴ≧ＩＮＴＴｉ
ＭＥ　）ステップ５０７へ進む、尚前記所定の蓄積時間
ＩＮＴＴｉＭＩＥはＤフリップッフロップ２０３（第３
図（Ｃ）参照）の出力が確定する所定時間ＴＯより長く
とられている。

［ステップ５０７］　前記ステップ５０７で蓄積時間が
所定の蓄積時間ＩＮＴＴｉＭＥに達したと判断されたの
で、ここでは蓄積動作を強制的に終了させるためにＨレ
ベルの蓄積終了強制信号ＩＮＴＥＮＤを信号処理回路２
へ出力する。

［ステップ５０８］　　ＲＡＭ上に設定されたビット数
計数カウンタｂｉｔｃＮＴの内容を「０」にする（ｂｉ
ｔｃＮＴ←０）、又アドレス指示レジスタＥＥＡＩＩＲ
に利得選択信号Ｈｇ１ｎがＨレベルである場合に使用す
べき固定パターンノイズを記憶しているＥＥＦＲＯＭの
先頭アドレスＨＡＤＪＯＲＧを代入する（ＨＥＡＤＨ、
−ＨＡＤＪＯＲＧ　）　。

［ステップ５０９］　ビットを１つシフトさせるための
信号φ３ｐをラインセンサ１の走査回路１０６へ送出す
る。

［ステップ５１０］　ここでは前記ビット数計数カウン
タｂｉｔｃＭＴの内容とＲＡＭ内に記憶されている遮光
ビットＳ１の順番を示す所定値ＤＡＲＫとを比較し、各
値が等しければ（ｂｉｔｃＮＴ＝　ＤＡＲＫ）ステップ
５１１へ進み、等しくなければ（ｂｉｔｃＮＴ≠ＤＡＲ
Ｋ）ステップ５１２へ進む。

［ステップ５１１］　　信号処理回路２内の像信号増幅
部２Ｃヘサンプル信号ＤＳＡＭＰＬＥを送出する。

［ステップ５１２］　信号処理回路２内の像信号増幅部
２Ｃヘサンプル信号ＳＳＡＭＰＬＥを送出する。

［ステップ５１３］　前記ステップ５１２が実行される
ことにより送られてくるＶ　２　／　Ｖ　１倍若しくは
１倍された値の信号（固定ノイズ）をＡ／Ｄ変換し、そ
の結果をアドレス指示レジスタＤＴＡＤＨによって指示
されるアドレスに格納する。

［ステップ５１４］　ビット数計数カウンタｂｉｔＣＮ
Ｔ及びアドレス指示レジスタ！ＥＡＤＨの各内容を１つ
カウントアツプする（ｂｉｔＯＮＴ＋ｂｉｔｃＮＴ＋　
ｌ　、　ＥＥＡＤＲ−ＥＥＡＤＲ＋　１）　。

［ステップ５１５］　ここではビット数計数カウンタｂ
ｉｔｃＮＴの内容と予めＲＡＭ内に設定されている最大
ビット値ＭＡＸｂｉｔとの比較を行い、ビット数計数カ
ウンタｂｉｔｃＮＴの内容が最大ビット値ＭＡＸｂｉｔ
を越えていない場合（ｂｉ　ｔｃＮＴ≦ＭＡＸｂｉｔ）
はステップ５０９へ戻り、読み込み動作を繰り返す、ま
た、ビット数計数カウンタｂｉｔｃＮＴの内容が最大ビ
ット値ＭＡＸｂｉｔ越えた場合（ｂｉｔｃＮＴ＞ＭＡＸ
ｂｉｔ）　ハこのプログラムを終了する。

また、第９図のｒＬｇａｉｎ調整」ルーチンをコールす
ると、ステップ６０１よりの動作が開始されることにな
るが、ここでの動作は前記第８図のｒＬｇａｉｎ調整」
ルーチンとほぼ同一であるので、異なるステップ、つま
りステップ６０１とステップ６０８のみについて説明す
る。

ステップ６０１でのバスＢｕｓｔとして、（Ｖｐ−Ｖ　
ｄ）より常に低い電圧（−Ｖ　ｆｕｌｌ）に相当するデ
ィジタル信号を出力する。こうすることにより、利得制
御信号ＡＧＣＨは必ずＨレベルとなり、所定時間１０時
点での利得選択信号ＬｇａｉｎはＬレベルとなる。よっ
てアンプＡＭＰ　５が選択され、この時送られてくる信
号（各ビットの暗信号）は１倍されることになる。他の
動作は同様である。

ステップ６０８では、ビット数計数カウンタｂｉｔｃＮ
Ｔの内容を「０」にする（ｂｉｔｃＮ〒←０）点は同様
であるが、アドレス指示レジスタＥＥＡＤＲに代入する
アドレスとして、利得選択信号ＬｇｉｎがＬレベルであ
る場合に使用すべき固定ノイズを記憶しているＥＥＦＲ
ＯＭの先頭アドレスＬＡＤＪＯＲＧを代入する（ＥＥＡ
ＤＲ４−ＬＡＤＪＯＲＧ　）　。

以上の動作が実行されることにより、該装置が実際に使
用された場合にラインセンサ１より送られてくる像信号
Ｖｏの補正値情報となる各ビット毎の固有のノイズ及び
各アンプＡＮＰ４とＡＭＰ　５の誤差（ＡＭＰ４と　Ａ
ＭＰ　５には固有のノイズがあるが、その固有ノイズの
差）を含む固定ノイズが第５図に示したＥＥＦＲＯＭ内
にそれぞれの倍率により増幅されてから格納さ゛れる。

本実施例によれば、各ビット毎のバラツキ及びアンプＡ
ＮＰ４を用いるか、アンプＡＮＰＯ５ヲ用いるかによっ
て生じる同一増幅率でみた場合の出力誤差を補正するた
めに、予め前記第８図及び第９図にて説明したようにし
てＥＥＦＲＯＭに記憶されているこれらを含む固定ノイ
ズを、実使用時に補正値情報として使用するようにした
から、ラインセンサ１への入射光輝度パターンに対応し
た、より正確な信号として記憶することができる。

（発明と実施例の対応）本実施例において、アンプＡｌ１ＩＰ４　、　　ＡＭＰ
５が本発明の第１．２の増幅手段に、ＥＥＦＲＯＭが第
１．２の記憶手段に、マイコン３内の第７図のルーチン
を実行する部分が補正手段に、それぞれ相当する。

（発明の効果）以上説明したように、本発明によれば、光電変換素子の
各画素毎の、第１の増幅手段を介して予め得られた第１
の固定ノイズを記憶している第１の記憶手段と、光電変
換素子の各画素毎の、第２の増幅手段を介して予め得ら
れた第２の固定ノイズを記憶している第２の記憶手段と
、第１の増幅手段より蓄積信号が入力した場合には、第
１の記憶手段よりその時の蓄積信号に対応した固定ノイ
ズを選択し、該固定ノイズにより読み込んだ蓄積信号に
補正を加え、第２の増幅手段より蓄積信号が入力した場
合には、第２の記憶手段よりその時の蓄積信号に対応し
た固定ノイズを選択し、該固定ノイズにより読み込んだ
蓄積信号に補正を加える補正手段とを備え、以て、蓄積
信号に補正を加える情報として、光電変換素子の各画素
固有のノイズのみならず、第１と第２の増幅手段の誤差
によるノイズをも含んだ固定ノイズを用いるようにした
から、光電変換素子への入射光輝度パターンに対応した
、より正確な蓄積信号を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す概略ブロック図、第２
図は第１図図示ラインセンサの構成例を示す回路図、第
３図（Ａ）、ＣＢ）、（Ｃ）は第１図図不信号処理回路
内の各部の構成例を示す回路図、第４図は蓄積時間制御
を説明するためのグラフ、第５図は第１図図示ＲＡＭ、
ＥＥＦＲＯＭのアドレス領域を説明する図、第６図及び
第７図は第１図図示マイコンの動作を示すフローチャー
ト、第８図及び第９図は最終組立て工程時等に実行され
る固定ノイズ記憶時のフローチャートである。１・・・・・・ラインセンサ、２ａ・・・・・・利得制
御信号発生部、２ｂ・・・・・・蓄積時間制御・利得選
択部、２Ｃ・・・・・・像信号増幅部、３・・・・・・
マイコン、Ｖｏ・・・・・・像信号、Ｖｐ・・・・・・
ピーク検出信号、Ｖ　１　　、ｖ２＋Ｖｆｕｌｌ　、　
−Ｖｆｕｌｌ　、　Ｖ　Ｃ・・・・・・基準電圧、φｔ
・・・・・・信号、Ｈｇ１ｎ　、　Ｌｇｉｎ・・・・・
・利得選択信号。特許出願人　　キャノン株式会社代　理　人　　　中　　　村　　　　稔第１図（ヤイクロコンヒュータ）第４図 υ１第５図第６図〜コ第７図第８図第９図Ｃ＝■大二つ

Claims

【特許請求の範囲】

（１）高輝度時に、複数画素から成る光電変換素子より
送られてくる蓄積信号を、その後段に配置される各回路
の飽和電圧近傍のレベル値まで増幅する第１の増幅手段
と、低輝度時に、前記光電変換素子より送られてくる蓄
積信号を、その後段に配置される各回路の飽和電圧近傍
のレベル値まで増幅する、前記第１の増幅手段よりも高
い増幅率をもつ第２の増幅手段と、前記光電変換素子の
各画素毎の、前記第１の増幅手段を介して予め得られた
第１の固定ノイズを記憶している第１の記憶手段と、前
記光電変換素子の各画素毎の、前記第２の増幅手段を介
して予め得られた第２の固定ノイズを記憶している第２
の記憶手段と、前記第１の増幅手段より蓄積信号が入力
した場合には、前記第１の記憶手段よりその時の蓄積信
号に対応した固定ノイズを選択し、該固定ノイズにより
読み込んだ蓄積信号に補正を加え、前記第２の増幅手段
より蓄積信号が入力した場合には、前記第２の記憶手段
よりその時の蓄積信号に対応した固定ノイズを選択し、
該固定ノイズにより読み込んだ蓄積信号に補正を加える
補正手段とを備えた光電変換素子の蓄積信号ノイズ処理
装置。