JPS63196124A - 選局装置のチヤ−ジポンプ回路 - Google Patents
選局装置のチヤ−ジポンプ回路Info
- Publication number
- JPS63196124A JPS63196124A JP2740387A JP2740387A JPS63196124A JP S63196124 A JPS63196124 A JP S63196124A JP 2740387 A JP2740387 A JP 2740387A JP 2740387 A JP2740387 A JP 2740387A JP S63196124 A JPS63196124 A JP S63196124A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- constant voltage
- pump circuit
- circuit
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 101000649938 Mus musculus Vacuolar protein sorting-associated protein 28 homolog Proteins 0.000 description 1
- 235000003976 Ruta Nutrition 0.000 description 1
- 240000005746 Ruta graveolens Species 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 235000005806 ruta Nutrition 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、テレビジョン受像機の選局装置に関するもの
である。
である。
(従来の技術)
近年、テレビジョン受像機の選局装置には、PLLシス
テムのようにチャージポンプ回路を使用するものが多く
なってきている。
テムのようにチャージポンプ回路を使用するものが多く
なってきている。
第3図は、従来の選局装置の中のチャージポンプ回路の
構成を示すものである。同図において、31はPNP
トランジスタ、32.33はNPNトランジスタ、34
.35.36.37.38.39.40は抵抗器、41
は定電圧回路、42.43.44は容量である。45は
ICの内部、46.47はICの入出力端子、48はロ
ーパスフィルタ、49は電解容量、工3□は入出力端子
47に注入する電流、工3□は入出力端子46への充放
電電流であり、Vccは電源電圧で、3CはVc。
構成を示すものである。同図において、31はPNP
トランジスタ、32.33はNPNトランジスタ、34
.35.36.37.38.39.40は抵抗器、41
は定電圧回路、42.43.44は容量である。45は
ICの内部、46.47はICの入出力端子、48はロ
ーパスフィルタ、49は電解容量、工3□は入出力端子
47に注入する電流、工3□は入出力端子46への充放
電電流であり、Vccは電源電圧で、3CはVc。
の同調電圧を示す。
以上のように構成された選局装置のチャージポンプ回路
について、その動作を説明する。
について、その動作を説明する。
PLLシステムにおいては、Vcoの一部を分周して得
た信号と基準信号とを位相比較して検出した誤差信号で
チャージポンプ回路を駆動する。端子3A、3Bには、
Vcoの発振周波数が低くて高い方に補正する場合には
、トランジスタ31.32を導通させ、トランジスタ3
3を非導通にさせるように制御信号が加えられ、低い方
に補正する場合には、その逆の動作になるように制御信
号が加えられる。ICの充放電の出力端子46から外部
に充放電電流が流れ出るか、または吸い込むときには、
回路のドライブ能力が約15■ムになるように、3Aま
たは3Bの直流バイアスが決められている。
た信号と基準信号とを位相比較して検出した誤差信号で
チャージポンプ回路を駆動する。端子3A、3Bには、
Vcoの発振周波数が低くて高い方に補正する場合には
、トランジスタ31.32を導通させ、トランジスタ3
3を非導通にさせるように制御信号が加えられ、低い方
に補正する場合には、その逆の動作になるように制御信
号が加えられる。ICの充放電の出力端子46から外部
に充放電電流が流れ出るか、または吸い込むときには、
回路のドライブ能力が約15■ムになるように、3Aま
たは3Bの直流バイアスが決められている。
(発明が解決しようとする問題点)
上記構成において、入出力端子47は定電圧回路41に
より定電圧が与えられているが、定電圧回路41に流せ
る電流は10mA以下でないとIC内の最大定格パワー
を越すという間層があり、そのため。
より定電圧が与えられているが、定電圧回路41に流せ
る電流は10mA以下でないとIC内の最大定格パワー
を越すという間層があり、そのため。
回路の充電電流が15mA流れるときには定電圧回路に
流れる電流がなくなり、残りの電流は抵抗器38を介し
て電源Vccから供給されることになり、抵抗器38に
より電位降下が発生し、電解容量49に電荷が蓄えられ
るため、第4図に示すような過渡特性になり、充放電回
路の負荷となっている抵抗器39、4G、容量42.4
3.44により構成されるローパスフィルタ48により
平滑されるVcoへの同調電位が安定せず、応答時間が
長くなり(300msec以上)、商品価値が失われる
欠点があった。
流れる電流がなくなり、残りの電流は抵抗器38を介し
て電源Vccから供給されることになり、抵抗器38に
より電位降下が発生し、電解容量49に電荷が蓄えられ
るため、第4図に示すような過渡特性になり、充放電回
路の負荷となっている抵抗器39、4G、容量42.4
3.44により構成されるローパスフィルタ48により
平滑されるVcoへの同調電位が安定せず、応答時間が
長くなり(300msec以上)、商品価値が失われる
欠点があった。
本発明の目的は、従来の欠点を解消し、充放電回路の充
電時の応答時間を短縮する選局装置のチャージポンプ回
路を提供することである。
電時の応答時間を短縮する選局装置のチャージポンプ回
路を提供することである。
(問題点を解決するための手段)
本発明の選局装置のチャージポンプ回路は、電源電圧か
ら抵抗器を介して定電圧回路に電流を注入することによ
り得られた定電位をドライブ用トランジスタのベースに
供給し、コレクタは電源に接続し、エミッタよりチャー
ジポンプ回路の充電用ダーリントン接続のPNP トラ
ンジスタのエミッタに接続し、NPN トランジスタの
エミッタから抵抗器を介して放電用トランジスタのコレ
クタに接続し、その交点から負荷回路に充放電電流を供
給するものである。
ら抵抗器を介して定電圧回路に電流を注入することによ
り得られた定電位をドライブ用トランジスタのベースに
供給し、コレクタは電源に接続し、エミッタよりチャー
ジポンプ回路の充電用ダーリントン接続のPNP トラ
ンジスタのエミッタに接続し、NPN トランジスタの
エミッタから抵抗器を介して放電用トランジスタのコレ
クタに接続し、その交点から負荷回路に充放電電流を供
給するものである。
(作 用)
本発明は、上記構成によって、チャージポンプ回路の充
電時には電流はエミッタフォロアによって供給されるた
め、定電圧特性は常に維持されることになる。
電時には電流はエミッタフォロアによって供給されるた
め、定電圧特性は常に維持されることになる。
(実施例)
本発明の一実施例を第1図および第2図に基づいて説明
する。
する。
第1図は、本発明の選局装置のチャージポンプ回路の回
路図である。同図において、1はPNPトランジスタ、
2,3.4はNPNトランジスタ、5.6,7,8,9
,10,11は抵抗器、12は定電圧回路、13.14
.15は容量、16はICの内部、17はローパスフィ
ルタであり、工□は定電圧注入電流、工、は充放電電流
、工、はドライブ電流、Vccは電源電圧、IA、IB
はチャージポンプ制御信号入力端子、ICはVcoの同
調電位、18は電解容量である。
路図である。同図において、1はPNPトランジスタ、
2,3.4はNPNトランジスタ、5.6,7,8,9
,10,11は抵抗器、12は定電圧回路、13.14
.15は容量、16はICの内部、17はローパスフィ
ルタであり、工□は定電圧注入電流、工、は充放電電流
、工、はドライブ電流、Vccは電源電圧、IA、IB
はチャージポンプ制御信号入力端子、ICはVcoの同
調電位、18は電解容量である。
上記構成の選局装置のチャージポンプ回路の動作を説明
する。
する。
電源Vccから抵抗器9を介し、IC端子19を介して
IC内の定電圧回路12に定電圧注入電流工、が注入さ
れ、IC端子19は定電圧になる。この電位をNPN
トランジスタ4のベースに与え、コレクタには電源を与
え、エミッタよりIC端子20を介してIC内部のチャ
ージポンプ回路にドライブ電流工、が供給される。チャ
ージポンプ回路はトランジスタ1,2,3.抵抗器5,
6,7.8と制御信号入力端子IA、IBにより構成さ
れる。
IC内の定電圧回路12に定電圧注入電流工、が注入さ
れ、IC端子19は定電圧になる。この電位をNPN
トランジスタ4のベースに与え、コレクタには電源を与
え、エミッタよりIC端子20を介してIC内部のチャ
ージポンプ回路にドライブ電流工、が供給される。チャ
ージポンプ回路はトランジスタ1,2,3.抵抗器5,
6,7.8と制御信号入力端子IA、IBにより構成さ
れる。
この構成は、従来例の項で第3図を用いて説明したもの
と重複するので、説明は省略する。
と重複するので、説明は省略する。
チャージポンプの充電電流は、ICの端子21を介して
抵抗器10.11.容量13.14.15から構成され
るローパスフィルタ17で平滑されVcoの同調電位と
してVcoに与えられる。
抵抗器10.11.容量13.14.15から構成され
るローパスフィルタ17で平滑されVcoの同調電位と
してVcoに与えられる。
以上のように、本実施例によれば、定電圧回路とチャー
ジポンプ回路の間をドライブ用トランジスタ4を介して
結合することにより、チャージポンプ回路の充電時に、
従来例のように第2図に示す破線のような特性にならず
、実線のような特性になり、応答時間を短縮することが
できる。
ジポンプ回路の間をドライブ用トランジスタ4を介して
結合することにより、チャージポンプ回路の充電時に、
従来例のように第2図に示す破線のような特性にならず
、実線のような特性になり、応答時間を短縮することが
できる。
(発明の効果)
本発明によれば、定電圧回路とチャージポンプ回路の間
にドライブ用のトランジスタを挿入することにより、充
電時の応答時間を短縮することができ、定電圧特性が常
に一定に維持される効果がある。
にドライブ用のトランジスタを挿入することにより、充
電時の応答時間を短縮することができ、定電圧特性が常
に一定に維持される効果がある。
第1図は本発明の一実施例における選局装置のチャージ
ポンプ回路の回路図、第2図は同特性図、第3図は従来
例の選局装置のチャージポンプ回路の回路図、第4図は
同特性図である。 1・・・PNP トランジスタ、 2,3.4・・・N
PN トランジスタ、 5,6,7,8゜9 、10.
11・・・抵抗器、 12・・・定電圧回路、13、1
4.15・・・容量、 16・・・ICの内部、17・
・・ローパスフィルタ、 18・・・電解容量、19、
20.21・・・IC端子、 ■、・・・定電圧注入電
流、 工2・・・充放電電流、 工、・・・ドライブ
電流、 LA、IB・・・入力端子。 特許出願人 松下電器産業株式会社 第1図 1、−PNP)フンブ入タ 2.3.4−NPN)フン
ゾ入り5.6.7.8.9.10.11−製九養12一
定110路13,14.15−容重16JCI)内Ws
17−[1−lT入7aルタ 18−1m心皇19
.20.21−I CIIA+ I+ −、tui入
t! 12−1を族tUえ13−ドフイγ亀5j
IA、IB−人り鰭子第2図 第3図
ポンプ回路の回路図、第2図は同特性図、第3図は従来
例の選局装置のチャージポンプ回路の回路図、第4図は
同特性図である。 1・・・PNP トランジスタ、 2,3.4・・・N
PN トランジスタ、 5,6,7,8゜9 、10.
11・・・抵抗器、 12・・・定電圧回路、13、1
4.15・・・容量、 16・・・ICの内部、17・
・・ローパスフィルタ、 18・・・電解容量、19、
20.21・・・IC端子、 ■、・・・定電圧注入電
流、 工2・・・充放電電流、 工、・・・ドライブ
電流、 LA、IB・・・入力端子。 特許出願人 松下電器産業株式会社 第1図 1、−PNP)フンブ入タ 2.3.4−NPN)フン
ゾ入り5.6.7.8.9.10.11−製九養12一
定110路13,14.15−容重16JCI)内Ws
17−[1−lT入7aルタ 18−1m心皇19
.20.21−I CIIA+ I+ −、tui入
t! 12−1を族tUえ13−ドフイγ亀5j
IA、IB−人り鰭子第2図 第3図
Claims (1)
- 電源電圧から抵抗器を介して定電圧回路に電流を注入す
ることにより得られた定電位をドライブ用トランジスタ
のベースに供給し、コレクタは電源に接続し、エミッタ
からチャージポンプ回路の充電用ダーリントン接続のP
NPトランジスタのエミッタに接続し、前記ダーリント
ン接続のNPNトランジスタのエミッタから抵抗器を介
して放電用トランジスタのコレクタに接続し、その交点
から負荷回路に充放電電流を供給することを特徴とする
選局装置のチャージポンプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2740387A JPS63196124A (ja) | 1987-02-10 | 1987-02-10 | 選局装置のチヤ−ジポンプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2740387A JPS63196124A (ja) | 1987-02-10 | 1987-02-10 | 選局装置のチヤ−ジポンプ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63196124A true JPS63196124A (ja) | 1988-08-15 |
Family
ID=12220101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2740387A Pending JPS63196124A (ja) | 1987-02-10 | 1987-02-10 | 選局装置のチヤ−ジポンプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63196124A (ja) |
-
1987
- 1987-02-10 JP JP2740387A patent/JPS63196124A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2154812C (en) | Fast acting control system | |
US5942881A (en) | Constant-voltage power supply circuit with a current limiting circuit | |
WO1984002622A1 (en) | Comparator circuit having reduced input bias current | |
US4885552A (en) | Oscillator phase control loop having plural switched current sources | |
US4774450A (en) | Stabilized power-supply circuit connectable with auxiliary electric source without an intermediary blocking diode | |
US4749962A (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
US4468636A (en) | Low temperature coefficient wide band-width voltage controlled oscillator | |
US4849663A (en) | Switchable smoothing network | |
US3688220A (en) | Stable differential relaxation oscillator | |
JPS63196124A (ja) | 選局装置のチヤ−ジポンプ回路 | |
US4377790A (en) | Precision differential relaxation oscillator circuit | |
US4816740A (en) | Mode optimized D.C. power supply | |
US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
US3054970A (en) | Semi-conductor type low frequency oscillator | |
US4494088A (en) | Oscillator with capacitor charged and discharged by current proportional to a reference current | |
US4806785A (en) | Half current switch with feedback | |
US3848143A (en) | Self-compensated amplifier circuit | |
US4757280A (en) | NPN transistor RC oscillator | |
JP2570864B2 (ja) | チャージポンプ回路 | |
JPH0516725Y2 (ja) | ||
JPS5811082Y2 (ja) | 分周器 | |
US4365213A (en) | Low frequency astable oscillator having switchable current sources | |
JPH07118791B2 (ja) | Ablコントラスト回路 | |
JPH0342009B2 (ja) | ||
JPS634965B2 (ja) |