JPS63193235A - Inspecting method for condition code - Google Patents

Inspecting method for condition code

Info

Publication number
JPS63193235A
JPS63193235A JP62025619A JP2561987A JPS63193235A JP S63193235 A JPS63193235 A JP S63193235A JP 62025619 A JP62025619 A JP 62025619A JP 2561987 A JP2561987 A JP 2561987A JP S63193235 A JPS63193235 A JP S63193235A
Authority
JP
Japan
Prior art keywords
condition code
instruction
computer system
under test
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62025619A
Other languages
Japanese (ja)
Inventor
Hiroshi Goto
寛 後藤
Toshikiyo Tanaka
田中 利清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP62025619A priority Critical patent/JPS63193235A/en
Publication of JPS63193235A publication Critical patent/JPS63193235A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To secure the inspection of a setting function for the condition code of an instruction to be tested by storing the condition code set by the instruction to be tested in a specific area of a main storage by an interrupting function and inspecting it directly. CONSTITUTION:An interrupting means 1 stores the condition code set by the instruction to be tested and the state of another computer system in a storage means 2. The condition code in the state of a computer system can be inspected by an inspecting means 3 according to the storage contents. The setting function for the condition code of the instruction to be tested is securely inspected.

Description

【発明の詳細な説明】 〔暑既輛〕 割込みによって計算機システムの状°態を所定領域に格
納する計算機の基本機能と、基本的な命令を利用して格
納されたデータを直接検査することによって、各種命令
の条件コードのセット機能の検査を可能とする。
[Detailed description of the invention] [Heat transfer] The basic function of a computer is to store the state of a computer system in a predetermined area by interrupts, and by directly inspecting the stored data using basic instructions. , it is possible to check the condition code set function of various instructions.

〔産業上の利用分野〕[Industrial application field]

本発明は、計算機システムの機能の検査方法に係わり、
特に、各種命令の条件コードのセット機能の検査方法に
関するものである。
The present invention relates to a method for testing the functionality of a computer system,
In particular, it relates to a method of testing the function of setting condition codes of various instructions.

近年、各種業務においてEDP処理が普及し、社会のあ
らゆる業種において、あらゆる情報が数多の計算機シス
テムによって処理される情報化社会の現在、計算機シス
テムの故障は社会的混乱を惹・起し兼ねない、従って、
工場出荷時の確実な機能確認とフィールドにおける故障
個所の早期発見のための試験プログラムは益々重要にな
ってきている。従って、計算機の基本機能及び命令の検
査から始まって、これら確認済みの機能に法づいて順次
他の機能を直接的に、且つ確実に検査する効果的な検査
方法が望まれている。
In recent years, EDP processing has become popular in various businesses, and in the current information society where all kinds of information is processed by numerous computer systems in all types of industries, computer system failures can cause social chaos. , therefore,
Testing programs to ensure reliable functionality confirmation at the time of factory shipment and early detection of failure points in the field are becoming increasingly important. Therefore, there is a need for an effective testing method that starts by testing the basic functions and instructions of a computer, and then directly and reliably tests other functions in sequence based on these verified functions.

〔従来の技術〕[Conventional technology]

被試験命令によってセットされる条件コードの従来例の
検査方法を、第3図の試験プログラム概略フローチャー
トによって示す。
A conventional method for testing condition codes set by instructions under test is shown in the schematic flowchart of a test program in FIG.

■被試験命令が新たに条件コードをセットするのを確認
するために、既に検査済みの命令を実行することによっ
て、被試験命令によってセットされることが期待される
条件コードとは異なる値の条件コードをセットさせる。
■In order to confirm that the instruction under test sets a new condition code, execute an instruction that has already been checked, so that the condition has a value different from the condition code expected to be set by the instruction under test. Set the code.

■被試験命令、例えば加算命令を種々のオペランドを用
いて実行させる。命令実行結果と期待される条件コード
は、 である。
(2) Execute the instruction under test, such as an addition instruction, using various operands. The instruction execution result and expected condition code are:

■期待する条件コードに対して分岐が成立するように分
岐条件を設定した、条件ブランチ命令を実行する。
■Execute a conditional branch instruction with a branch condition set so that the branch is established for the expected condition code.

■分岐した場合は条件コードは正常にセットされたので
、次の検査に進む。
■If it branches, the condition code was set normally, so proceed to the next check.

■分岐しない場合は誤った条件コードがセットされたの
で、エラー処理に進む。
■If it does not branch, an incorrect condition code was set, so proceed to error processing.

このようにして、被試験命令がセントする条件コードの
正常性を条件ブランチ命令の分岐結果によって判定する
In this way, the normality of the condition code sent by the instruction under test is determined based on the branch result of the conditional branch instruction.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のように従来方法によると、被試験命令の次に条件
ブランチ命令を配置し、複雑な機能を存する条件ブラン
チ命令の分岐結果によって被試験命令の条件コードのセ
ット機能の正否を判定するため、被試験命令がセットし
た条件コードを直接確認することができず、条件ブラン
チ命令は正しくセットされた条件コードの値に基づいて
動作したかどうか分からない、また条件ブランチ命令自
体も正しく動作して機能を果たしたかどうが明確でない
という問題点がある。
As described above, according to the conventional method, a conditional branch instruction is placed next to the instruction under test, and the correctness or failure of the condition code set function of the instruction under test is determined based on the branch result of the conditional branch instruction, which has a complex function. It is not possible to directly check the condition code set by the instruction under test, and it is not known whether the conditional branch instruction operates based on the value of the condition code that was set correctly.Also, the conditional branch instruction itself operates correctly and functions. The problem is that it is not clear whether the goal has been achieved.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理ブロック図を示す。 FIG. 1 shows a block diagram of the principle of the present invention.

図において1は被試験命令実行に続いて割込みを発生さ
せ、割込み発生時の計算機システムの状態を格納指示す
る割込み手段、 2は格納指示に基づいて計算機システムの状態を記憶す
る記憶手段、 3は記憶手段2に記憶された計算機システムの状態の中
の条件コードを検査する検査手段である。
In the figure, 1 indicates an interrupt means that generates an interrupt following execution of the instruction under test and instructs to store the state of the computer system at the time of occurrence of the interrupt; 2 indicates a storage means for storing the state of the computer system based on the storage instruction; and 3 indicates This is a checking means for checking the condition code in the state of the computer system stored in the storage means 2.

従って、割込み手段1は、被試験命令によってセットさ
れた条件コードその他の計算機システムの状態を記憶手
段2に格納し、検査手段3は格納された条件コードの値
を検査するように構成されている。
Therefore, the interrupt means 1 is configured to store the condition code set by the instruction under test and other states of the computer system in the storage means 2, and the checking means 3 is configured to check the value of the stored condition code. .

〔作用〕[Effect]

本発明によれば、被試験命令によってセントされた条件
コードを、割込み手段lは記憶手段2に格納し、検査手
段3は記憶された内容を基に直接検査を行うので、被試
験命令の条件コードのセット機能を確実に検査すること
ができる。
According to the present invention, the interrupting means 1 stores the condition code sent by the instruction under test in the storage means 2, and the checking means 3 directly checks the condition code based on the stored contents. The code set function can be reliably tested.

〔実施例〕〔Example〕

以下、本発明の実施例を第2図のフローチャートによっ
て説明する。全図を通じて同一符号は同一対象物を示す
。第2図で第1図に対応するものは一点鎖線で囲んであ
る。
Embodiments of the present invention will be described below with reference to the flowchart shown in FIG. The same reference numerals indicate the same objects throughout the figures. Components in FIG. 2 that correspond to those in FIG. 1 are surrounded by dashed lines.

図において、1aは割込み機構、2aは記憶部、3aは
検査部である。
In the figure, 1a is an interrupt mechanism, 2a is a storage section, and 3a is a test section.

■被試験命令が新たに条件コードをセットするのを確認
するために、既に検査済みの命令を実行することによっ
て、被試験命令によってセットされることが期待される
条件コードとは異なる値の条件コードをセットさせる。
■In order to confirm that the instruction under test sets a new condition code, execute an instruction that has already been checked, so that the condition has a value different from the condition code expected to be set by the instruction under test. Set the code.

■被試験命令を実行する。■Execute the instruction under test.

■監視プログラム呼出し命令(S V C: 5upe
rvi−sor Cal+)を実行することによって割
込み機構2aが動作し、割込み機構18は、被試験命令
によってセットされた条件コードを含む計算機システム
の状態を記+!装置の所定領域に格納する。
■Monitoring program call command (SVC: 5upe
The interrupt mechanism 2a operates by executing ``rvi-sor Cal+'', and the interrupt mechanism 18 records the state of the computer system including the condition code set by the instruction under test! Store it in a predetermined area of the device.

■記憶部2aは、割込み機構1aによって格納される条
件コードを記憶する。
(2) The storage unit 2a stores condition codes stored by the interrupt mechanism 1a.

■検査部3aは、単純な機能を有する計数ブランチ命令
を反復実行して記憶部2a内の条件コードを検査する。
(2) The inspection unit 3a repeatedly executes a counting branch instruction having a simple function to inspect the condition code in the storage unit 2a.

この命令実行により条件コードの値から1が減算され、
結果がゼロであれば次の命令に進み、結果がゼロでなけ
れば分岐するので、最大3回実行することにより条件コ
ードの値が決定し、被試験命令によって期待される条件
コードがセットされたか否かが確認される。
By executing this instruction, 1 is subtracted from the value of the condition code,
If the result is zero, proceed to the next instruction, and if the result is not zero, branch. Therefore, by executing the test up to three times, the value of the condition code is determined and whether the condition code expected by the instruction under test is set. It is confirmed whether or not.

従って、被試験命令の実行結果の条件コードを検査部3
aは、条件ブランチ命令によって間接的に検査するので
はなく、割込み機構1aによって記憶部2aの所定領域
に格納された条件コードを直接検査することによって、
被試験命令の条件コードのセット機能を確実に検査する
ことができる。また、このようにして検査を完了した命
令によってセシトされた条件コードを、条件ブランチ命
令によって判定させることにより、条件ブランチ命令の
正常性の検査をも確実に行うことができる。
Therefore, the condition code of the execution result of the instruction under test is
a is not indirectly checked by a conditional branch instruction, but by directly checking the condition code stored in a predetermined area of the storage unit 2a by the interrupt mechanism 1a.
It is possible to reliably test the condition code setting function of the instruction under test. In addition, by having the conditional code set by the instruction whose test has been completed in this way determined by the conditional branch instruction, the normality of the conditional branch instruction can be reliably tested.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、被試験命令によっ
てセットされた条件コードを、基本的機能である割込み
機能によって主記憶の所定領域に格納して直接検査を行
うので、被試験命令の条件コードのセット機能を確実に
検査することができるという効果がある。
As explained above, according to the present invention, the condition code set by the instruction under test is stored in a predetermined area of the main memory using the interrupt function, which is a basic function, and directly tested. This has the effect that the code set function can be reliably inspected.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明の実施例を示すフローチャート第3図は
従来例のフローチャートである。 図において、 1は割込み手段、 1aは割込み機構、 2は記憶手段、 2aは記憶部、 3は検査手段 3aは検査部、
FIG. 1 is a block diagram of the principle of the present invention, and FIG. 2 is a flowchart showing an embodiment of the present invention. FIG. 3 is a flowchart of a conventional example. In the figure, 1 is an interrupt means, 1a is an interrupt mechanism, 2 is a storage means, 2a is a storage section, 3 is an inspection means, 3a is an inspection section,

Claims (1)

【特許請求の範囲】 計算機命令の実行結果を反映するためにセットされる条
件コードの検査方法において、 被試験命令実行に続いて割込みを発生させ、割込み発生
時の計算機システムの状態を格納指示する割込み手段(
1)と、 該格納指示に基づいて計算機システムの状態を記憶する
記憶手段(2)と、 該記憶手段(2)に記憶された計算機システムの状態の
中の条件コードを検査する検査手段(3)とを設けるこ
とを特徴とする条件コード検査方法。
[Claims] In a method for testing a condition code set to reflect the execution result of a computer instruction, an interrupt is generated following execution of the instruction under test, and the state of the computer system at the time of the interrupt is instructed to be stored. Interrupt means (
1), storage means (2) for storing the state of the computer system based on the storage instruction, and inspection means (3) for checking the condition code in the state of the computer system stored in the storage means (2). ) is provided.
JP62025619A 1987-02-06 1987-02-06 Inspecting method for condition code Pending JPS63193235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62025619A JPS63193235A (en) 1987-02-06 1987-02-06 Inspecting method for condition code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62025619A JPS63193235A (en) 1987-02-06 1987-02-06 Inspecting method for condition code

Publications (1)

Publication Number Publication Date
JPS63193235A true JPS63193235A (en) 1988-08-10

Family

ID=12170897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62025619A Pending JPS63193235A (en) 1987-02-06 1987-02-06 Inspecting method for condition code

Country Status (1)

Country Link
JP (1) JPS63193235A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157116A (en) * 2008-12-26 2010-07-15 Fujitsu Ltd Apparatus, method and program for testing processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157116A (en) * 2008-12-26 2010-07-15 Fujitsu Ltd Apparatus, method and program for testing processor
US8468327B2 (en) 2008-12-26 2013-06-18 Fujitsu Limited Processor test apparatus, processor test method, and processor test program

Similar Documents

Publication Publication Date Title
US4312066A (en) Diagnostic/debug machine architecture
US4493078A (en) Method and apparatus for testing a digital computer
EP0141744B1 (en) Method and apparatus for self-testing of floating point accelerator processors
US6961923B2 (en) Method of detecting zombie breakpoints
JPS63193235A (en) Inspecting method for condition code
US5404499A (en) Semi-automatic program execution error detection
JPH03294934A (en) Debugger for high level program lenguage
JPS59183443A (en) Debug device
JPS62241034A (en) Microprogram controller
JPS61221837A (en) Computer checking method
JPS60179847A (en) Matching check system between real array and virtual array
JPS61131128A (en) Self-diagnosis system
JPH0314148A (en) Program breakdown detecting device
JPS6146535A (en) Pseudo error setting control system
JPS6261974B2 (en)
JPS6160146A (en) Check system of microprogram
JPS6250858B2 (en)
JPS6336532B2 (en)
JPS59206944A (en) Microprogram supervisory device
JPS6162945A (en) Method for inspecting information processor
JPS62145332A (en) Microprogram controller
JPH064349A (en) Test system for pipeline mechanism
JPS629937B2 (en)
JPS605361A (en) Check system for operation of program rom
JPH0194447A (en) Diagnosing circuit