JPS63188191A - Multiple color pallet control circuit - Google Patents
Multiple color pallet control circuitInfo
- Publication number
- JPS63188191A JPS63188191A JP62021015A JP2101587A JPS63188191A JP S63188191 A JPS63188191 A JP S63188191A JP 62021015 A JP62021015 A JP 62021015A JP 2101587 A JP2101587 A JP 2101587A JP S63188191 A JPS63188191 A JP S63188191A
- Authority
- JP
- Japan
- Prior art keywords
- window
- control circuit
- data
- palette
- multiple color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000003086 colorant Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 238000013507 mapping Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、ワークスチーシランに用いて好適な多重カラ
ーパレット制御回路に関する。DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION (Field of Industrial Application) The present invention relates to a multiple color palette control circuit suitable for use in a workstation silane.
(従来の技術)
近年、マンマシンインタフェースの進展に伴ないワーク
スチーシランが持つCRT 7’ (スゲレイに増々高
度な機能が要求されて来ている。グラフィックス表示、
)臂レットを含むカラー表示、マルチウィンドウ表示が
その代表例である。(Prior art) In recent years, with the advancement of man-machine interfaces, more and more sophisticated functions have been required for the CRT 7' provided by Works Steel.
) Typical examples are color displays including armlets and multi-window displays.
第3図に、従来のワークスチーシランが持つカラーグラ
フィクスインタフェース回路の構成例を、第4図にその
動作概念図を示す。図中、3IはCPU、32はビット
マップメモリ、33はパレットメモリ、34はウィンド
ウ制御回路、35はノ臂レット制御回路、6はCRTモ
ニタである。又、311はCPUパスであり、312は
背景データ、313はウィンドウφ1のデータ、314
はウィンドウナ2のデータ、315は合成されたデータ
、316は/9レットデータ、317は変換されたデー
タがそれぞれ伝播するデータラインである。FIG. 3 shows an example of the configuration of a color graphics interface circuit included in a conventional workstation, and FIG. 4 shows a conceptual diagram of its operation. In the figure, 3I is a CPU, 32 is a bitmap memory, 33 is a palette memory, 34 is a window control circuit, 35 is an armlet control circuit, and 6 is a CRT monitor. Further, 311 is a CPU path, 312 is background data, 313 is window φ1 data, 314
3 is a data line through which window 2 data is propagated, 315 is synthesized data, 316 is /9let data, and 317 is converted data, respectively.
CPU 3 Jはビットマツプメモリ32上に3つのビ
ットマツプデータ、即ち、背景ウィンドウΦ1゜ウィン
ドウφ2を想定し、グラフィック描画を行う。ウィンド
ウ制御回路34は、2つのウィンドウの表示位置、大き
さ、優先度、ビットマツプメモリ32の開始アドレスな
どの情報をあらかじめ持っておシ、それに基づいて合成
画面を作る。/4’レフト制御回路35は合成画面の各
画素を表すnビットの情報を、mビットの情報へ写像す
る。写像の仕方は、/4’レットメモリ33にあらかじ
め記憶されている。−例として、n =4 # m =
12の場合は、4096色中の任意の16色を同時に表
示できる。最終的な出力は、写像後の変換画面である。The CPU 3J assumes three bitmap data on the bitmap memory 32, that is, a background window Φ1 and a window Φ2, and performs graphic drawing. The window control circuit 34 has information such as the display position, size, priority, and start address of the bitmap memory 32 of the two windows in advance, and creates a composite screen based on this information. /4' Left control circuit 35 maps n-bit information representing each pixel of the composite screen to m-bit information. The mapping method is stored in advance in the /4'let memory 33. - As an example, n = 4 # m =
In the case of 12, any 16 colors out of 4096 colors can be displayed simultaneously. The final output is the transformed screen after mapping.
(発明が解決しようとする問題点)
ところで、上記従来の方式では、合成の後に変換を行な
っているため、ウィンドウ毎にツヤレットを指定するこ
とができない。これはマルチタスクシステムにおいて不
都合が生じる。即ち、マルチタスクの場合各タスクごと
にリードウィンドウが割あてられておシ、一方のタスク
でパレットを変更すると、全画面のパレットが変更して
しまい、他のタスクのウィンドウ内の表示色も変ってし
まうO
本発明は上記事情に鑑みてなされたものであシ。(Problems to be Solved by the Invention) By the way, in the conventional method described above, since conversion is performed after composition, it is not possible to specify glossettes for each window. This causes inconvenience in multitasking systems. In other words, in the case of multitasking, a lead window is assigned to each task, and if you change the palette in one task, the palette for the entire screen will change, and the display colors in the windows of other tasks will also change. The present invention has been made in view of the above circumstances.
ウィンドウ毎にパレットを指定するととを可とし。It is possible to specify a palette for each window.
このことによシ、マルチタスクシステムにおける/4レ
フト変更によるタスク間干渉をなくした多重カラーパレ
ット制御回路を提供することを目的とする。Accordingly, it is an object of the present invention to provide a multiple color palette control circuit that eliminates inter-task interference due to /4 left change in a multi-task system.
[発明の構成]
(問題点を解決するための手段)
本発明は、ウィンドウ毎パレット指定を可とする多重カ
ラーパレット制御回路を提供するために、これを、n個
のウィンドウデータがそれぞれ格納されるビットマツプ
メモリと、このビットマツプメモリから読出されるnビ
ットの情報をそれぞれ得、それぞれ独立に設定されるカ
ラールフトの内容に従がいmビットの情報へ写像するウ
ィーンドウ制御回路で構成した。[Structure of the Invention] (Means for Solving the Problems) The present invention provides a multiple color palette control circuit that allows palette specification for each window. The present invention is constructed of a bitmap memory and a window control circuit that obtains n-bit information read from the bitmap memory and maps it to m-bit information according to the contents of color rafts set independently.
(作用)
上記構成において、CPUはビットマツプメモリ上に各
ウィンドウ毎グラフィック描画を行なう。(Operation) In the above configuration, the CPU draws graphics for each window on the bitmap memory.
各ビットマツプデータは、それぞれ独立に指定され九ノ
9レットメモリの内容に従がい各画素を示すnビット情
報がmビットの情報へ写像され、変換画面となる。この
変換はウィンドウ制御回路により成される。Each bitmap data is independently designated, and n-bit information indicating each pixel is mapped to m-bit information according to the contents of the 9-letter memory, resulting in a converted screen. This conversion is accomplished by a window control circuit.
このことにより、ウィンドウ毎、独立にノ母レット指定
が可となり、マルチタスク動作における/ぐレット変更
によるタスク間干渉をなくすことが出来る。This allows motherlets to be specified independently for each window, and interference between tasks due to changes in motherlets in multitasking operations can be eliminated.
(実施例)
以下、図面を使用して本発明実施例について詳細に説明
する。第1図は本発明の実施例を示すブロック図、第2
図はその動作概念を示す図である。(Example) Hereinafter, an example of the present invention will be described in detail using the drawings. Fig. 1 is a block diagram showing an embodiment of the present invention, Fig. 2 is a block diagram showing an embodiment of the present invention;
The figure shows the concept of its operation.
図において、1ノはCPUであシ、後述するビットマツ
プメモリ12及びパレットメモリ13〜J5をアクセス
する。12はビットマツプメモリであり、各ウィンドウ
データが格納される。13は背景画面のノーレフト変換
を指定するツヤレットメモリ◆0.14はウィンドウφ
1のノ臂レット変換を指定する/母しットメモリナf、
15はウィンドツナ20ノ9レツト変換を指定するパレ
ットメモリ÷2であり、各ウィンドウ毎/ぐレット変換
が独立に指定される。16は背景画面のノ4レフト変換
を行うパレット制御回路Φ0.17はウィンドウ◆1の
ノ譬レフト変換を行うノ臂レット制御回路+1.18は
ウィンドウナ2のノやレフト変換を行うパレット制御回
路÷2であり、各ウィンドウ毎のノ臂レフト変換を行な
う。19は変換後のデータを合成する、即ち、複数のビ
ットマツプ毎のノJ?レット変換後の変換画面を1個の
画面に合成するウィンドウ制御回路である。20はCR
Tモニタ、111はCPUパスである。゛
尚、112は背景データ、113はウィンドタナ1デー
タ、114はウィンドウφ2データ、j15td;、ノ
譬しットφ0データ、116はパレット÷1データ1.
11’lは/9レット◆データ、11gは変換された背
景データ、119は変換されたウィンドタナ1データ、
120は変換されたウィンドウφ22−タ、121は合
成されたデータがそれぞれ伝播するデータラインである
。In the figure, 1 is a CPU, which accesses a bitmap memory 12 and palette memories 13 to J5, which will be described later. 12 is a bitmap memory in which each window data is stored. 13 is the glossary memory that specifies the no-left conversion of the background screen ◆0.14 is the window φ
Specify the armlet transformation of 1/mothert memorina f,
Reference numeral 15 is a palette memory divided by 2 for specifying the window 20/9 let conversion, and the let conversion is independently specified for each window. 16 is a palette control circuit that performs left conversion of the background screen Φ0.17 is a palette control circuit that performs window left conversion of window 1 +1.18 is a palette control circuit that performs window left conversion ÷2, and elbow left conversion is performed for each window. 19 synthesizes the converted data, that is, the J? This is a window control circuit that combines the converted screens after the let conversion into one screen. 20 is CR
T monitor 111 is a CPU path.゛Incidentally, 112 is background data, 113 is window data 1, 114 is window φ2 data, j15td;, example is φ0 data, and 116 is palette ÷ 1 data 1.
11'l is /9let◆data, 11g is the converted background data, 119 is the converted Windtana 1 data,
120 is a converted window φ22-data, and 121 is a data line through which the combined data is propagated.
以下、本発明実施例の動作につき詳細に説明する。CP
U J Jは、ビットマツプメモリ12上に、3つのビ
ットマッグ、即ち背景、ウィンドウナ1、ウィンドウナ
2を想定し、グラフィック描画を行う。各ビットマツプ
のデータは、独立に指定されたパレットメモリ13.1
4.15の内容に従って、各画素を表すnビットの情報
がmビットの情報へ写像され、変換画面となる。−例と
して、n=4゜m=12の場合、背景ウィンドウΦ1、
ウィンドウ毎2それぞれ独立に、4096色中の任意の
16色を同時に表示できる。この変換は背景ウィンドウ
+1、ウィンドウ÷2用に別々に用意されたウィンドウ
制御回路19で行われる。ウィンドウ制御回路19は、
2つのウィンドウの表示位置、大きさ、優先度、ビット
マツプの開始アドレスなどの情報をあらかじめ持ってお
シ、それに基づいて、合成画面をつくる。最終的な出力
は、この合成画である。Hereinafter, the operation of the embodiment of the present invention will be explained in detail. C.P.
UJJ assumes three bitmaps, ie, background, windower 1, and windower 2, on the bitmap memory 12 and performs graphic drawing. Each bitmap data is stored in an independently designated palette memory 13.1.
According to the contents of 4.15, n-bit information representing each pixel is mapped to m-bit information, resulting in a converted screen. - For example, if n=4゜m=12, the background window Φ1,
Any 16 colors out of 4096 colors can be displayed simultaneously in each window. This conversion is performed by a window control circuit 19 prepared separately for background window +1 and window ÷2. The window control circuit 19 is
Information such as the display position, size, priority, and bitmap start address of the two windows is stored in advance, and a composite screen is created based on that information. The final output is this composite image.
尚、本発明実施例では、ハードウェアウィンドウの数が
2である場合についてのみ例示したが、同様の方法でN
の場合へ拡張できる。その場合、背景も含め、N+1個
の・母レットメモリとN+1個のノやレット制御回路、
N+1個のデータを合成するウィンドウ制御回路が必要
となる。また、CRTの代りK LCD プラズマデ
ィスプレイなど、他の表示装置へも応用できる。また、
背景については、パレット変換を行わないシステムも考
えられる。In the embodiment of the present invention, only the case where the number of hardware windows is 2 is illustrated, but the number of hardware windows is
It can be extended to the case of In that case, including the background, N+1 motherlet memories and N+1 motherlet control circuits,
A window control circuit is required to combine N+1 pieces of data. It can also be applied to other display devices such as a KLCD plasma display instead of a CRT. Also,
As for the background, a system that does not perform palette conversion may also be considered.
[発明の効果コ
以上説明の様に本発明に従えば、ウィンドウ毎に独立に
パレットを指定することができる。従って、マルチタス
ク動作における。4ルソト変更によるタスク間の干渉を
なくすことができる。[Effects of the Invention] According to the present invention as described above, a palette can be specified independently for each window. Therefore, in multitasking operations. 4. Interference between tasks due to Russoto changes can be eliminated.
第1図は本発明の実施例を示すブロック図、第2図はそ
の動作概念を示す動作概念図、第3図は従来例を示すブ
ロック図、第4図はその動作概念を示す動作概念図であ
る。
11・・・CPU、72・・・ビットマップメモリ、1
3゜14.15・・・)!レットメモリ、16.17.
18・・りやレット制御回路、19・・・ウィンドウ制
御回路。
出願人代理人 弁理士 鈴 江 武 音用1WJ
第2図
第3図
第4図Figure 1 is a block diagram showing an embodiment of the present invention, Figure 2 is a conceptual diagram of its operation, Figure 3 is a block diagram of a conventional example, and Figure 4 is a conceptual diagram of its operation. It is. 11...CPU, 72...Bitmap memory, 1
3゜14.15...)! Let memory, 16.17.
18... Riyalet control circuit, 19... Window control circuit. Applicant's agent Patent attorney Takeshi Suzue Onyo 1WJ Figure 2 Figure 3 Figure 4
Claims (1)
ップメモリと、このビットマップメモリから読出される
nビットの情報をそれぞれ得、それぞれ独立に設定され
るカラーパレットの内容に従がいmビットの情報へ写像
するウィンドウ制御回路とを具備することを特徴とする
多重カラーパレット制御回路。Obtain a bitmap memory in which n pieces of window data are each stored, and obtain n bits of information read from this bitmap memory, and map them to m bits of information according to the contents of the color palette set independently. 1. A multiple color palette control circuit comprising: a window control circuit for controlling a window;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62021015A JPS63188191A (en) | 1987-01-31 | 1987-01-31 | Multiple color pallet control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62021015A JPS63188191A (en) | 1987-01-31 | 1987-01-31 | Multiple color pallet control circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63188191A true JPS63188191A (en) | 1988-08-03 |
Family
ID=12043220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62021015A Pending JPS63188191A (en) | 1987-01-31 | 1987-01-31 | Multiple color pallet control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63188191A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6443456U (en) * | 1987-09-09 | 1989-03-15 | ||
JPH04193740A (en) * | 1990-11-22 | 1992-07-13 | Agency Of Ind Science & Technol | Porous glass carrier for fixing enzyme |
JPH05225328A (en) * | 1991-07-22 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | Apparatus and method for real-time mixing and anti-aliasing for multiple-source image |
-
1987
- 1987-01-31 JP JP62021015A patent/JPS63188191A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6443456U (en) * | 1987-09-09 | 1989-03-15 | ||
JPH04193740A (en) * | 1990-11-22 | 1992-07-13 | Agency Of Ind Science & Technol | Porous glass carrier for fixing enzyme |
JPH05225328A (en) * | 1991-07-22 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | Apparatus and method for real-time mixing and anti-aliasing for multiple-source image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1328696C (en) | Method and apparatus for displaying a plurality of graphic images | |
US5388207A (en) | Architecutre for a window-based graphics system | |
US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
JPH01140863A (en) | Method and apparatus for superposing displayable information | |
JPH0160155B2 (en) | ||
JPS63188191A (en) | Multiple color pallet control circuit | |
JP2508544B2 (en) | Graphic display device | |
US5255366A (en) | Address processing unit for a graphics controller | |
JPS62297975A (en) | Control system for multi-window display | |
KR100228265B1 (en) | High speed data processing apparatus in graphics processing sub-system | |
JPS63245716A (en) | Multiwindow display device | |
JPS6035075B2 (en) | CRT display device | |
JPH0682267B2 (en) | Display device | |
JPH06110432A (en) | Display control method for display system utilizing two-screen composition | |
KR960000885B1 (en) | Data processing system and its graphic processing method for | |
JPS61138329A (en) | Display controller | |
JPS63188227A (en) | Display system for pull-down menu | |
JPS6329837A (en) | Multi-window display system | |
JPH1153573A (en) | Three-dimensional image processor and video window generating method | |
JPS62296189A (en) | Display unit | |
JPH0756557A (en) | Synthesizing method for picture | |
JPS62247475A (en) | Graphic display system | |
JPH0570833B2 (en) | ||
JPS612191A (en) | Partial scrolling circuit for display screen | |
JPH0528398B2 (en) |