JPS6318776A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPS6318776A
JPS6318776A JP61160707A JP16070786A JPS6318776A JP S6318776 A JPS6318776 A JP S6318776A JP 61160707 A JP61160707 A JP 61160707A JP 16070786 A JP16070786 A JP 16070786A JP S6318776 A JPS6318776 A JP S6318776A
Authority
JP
Japan
Prior art keywords
image
data
noise
circuit
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61160707A
Other languages
Japanese (ja)
Inventor
Tomio Sasaki
富雄 佐々木
Kazuyuki Nakahara
中原 和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61160707A priority Critical patent/JPS6318776A/en
Publication of JPS6318776A publication Critical patent/JPS6318776A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To remove noise, to eliminate the shading of a picture due to the removal of the noise and to obtain a clear picture by deciding the sequence of a density of picture information by a comparison selection means for the picture information in an unit area and taking out the picture information corresponding to the set sequence of the density. CONSTITUTION:The picture information in the unit area read by a CCD 10 is stored in the RAMs 77-80 of a median filter circuit 14 and the reading and the writing of the RAMS 77-80 are controlled by a delay line 71, a D flip-flop 72, a JK flip-flop 73, AND circuits 74, 75, an address counter 76 or the like. The picture is selected by three state buffers 84, 85, multiplexers 86, 87, 92, 93, 95, 96, 98, 99, 105, 109, 111, 113. Further, by comparing in comparison circuits 94, 99, 100, 103, 106, 110, 112, 114, the sequence of the density of the picture information is decided by the multiplexer and the picture information corresponding to the set sequence of the density is taken out. Thereby, the noise is removed, the picture has no shading and is clear.

Description

【発明の詳細な説明】 (技術分野) 本発明は、画像処理装置に関し、より詳細には、複数個
の光電変換素子に画像を投影し、光電変換素子の読取り
画像情報を得る、ファクシミリ、デジタルコピア、ファ
イリングシステム入力装置、CAD (Compute
r −Aided−Design )人力装置等に適用
し得る画像処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to an image processing device, and more particularly, the present invention relates to an image processing device that projects an image onto a plurality of photoelectric conversion elements and obtains image information read by the photoelectric conversion elements. Copier, filing system input device, CAD (Compute)
r-Aided-Design) This invention relates to an image processing device that can be applied to human-powered devices and the like.

(従来技術) 従来の原稿読取り装置における画像処理装置について第
9図および第10図を参照して説明する。
(Prior Art) An image processing device in a conventional document reading device will be described with reference to FIGS. 9 and 10.

第9図は原稿読取り装置の概略説明図で、1は原稿、2
,3.4.5は搬送ローラ、6は反射板、7はコンタク
トガラス、8は螢光灯、9は光学レンズおよび10はL
CD(を荷結合素子)である。
FIG. 9 is a schematic explanatory diagram of the document reading device, where 1 is the document, 2 is
, 3.4.5 is a conveying roller, 6 is a reflective plate, 7 is a contact glass, 8 is a fluorescent lamp, 9 is an optical lens, and 10 is L
It is a CD (a charge-coupling device).

このような装置において、原稿lは搬送ローラ2〜5に
より搬送され、原稿lは蛍光灯8により照明される。そ
の原稿像は光学レンズ9によりC(″。
In such an apparatus, a document l is conveyed by conveyance rollers 2 to 5, and is illuminated by a fluorescent lamp 8. The original image is captured by the optical lens 9 at C(''.

DIO上に結像される。The image is formed on DIO.

第10図は第9図の原稿読取り装置の回路を示すブロッ
ク図で、■は原稿、9は光学レンズ、10はCCD、1
1は増幅回路、12はA/D変換回路、13はクロック
トライバである6図中縦方向矢印は主走査方向をそして
横方向矢印は副走査方向を示す、第9図および第10図
においてCCD10上に結像された原稿像はアナログ信
号として出力されるが、掻めて微小な信号であるため増
幅回路11で増幅される。A/D変換回路12は増幅さ
れたアナログ画像信号を画素毎に示す多値デジタル画像
信号に変換する。A/D変換後のデジタル画像信号は原
稿画像のノイズ、光量ムラ、コンタクトガラス7の汚れ
、CCD10の感度ムラ等により、正規画像データにノ
イズが現れる。
FIG. 10 is a block diagram showing the circuit of the document reading device shown in FIG.
1 is an amplifier circuit, 12 is an A/D conversion circuit, and 13 is a clock driver. In Figure 6, the vertical arrow indicates the main scanning direction, and the horizontal arrow indicates the sub-scanning direction. In Figures 9 and 10, The original image formed on the CCD 10 is output as an analog signal, but since it is a very small signal, it is amplified by the amplifier circuit 11. The A/D conversion circuit 12 converts the amplified analog image signal into a multivalued digital image signal representing each pixel. In the digital image signal after A/D conversion, noise appears in the regular image data due to noise in the original image, uneven light intensity, dirt on the contact glass 7, uneven sensitivity of the CCD 10, and the like.

このノイズ対策としては、従来、A/D変換回路12の
前にシェーディング補正をしたり、A/D変積回路12
の後に周辺画素の平均値を出力したり、画像の孤立点認
識したりすることが提案されている。しかしながら、シ
ェーディング補正では原稿画像のノイズは補正されず、
小領域および画像全体における濃度の平均化は画像のノ
イズは低減されるが画像のシャープさが無くなり全体と
してボケた怒じとなる。
Conventionally, measures against this noise include performing shading correction before the A/D conversion circuit 12, and
After that, it has been proposed to output the average value of surrounding pixels or to recognize isolated points in the image. However, shading correction does not correct noise in the original image.
Averaging the density in a small region and the entire image reduces noise in the image, but the image loses its sharpness and the image as a whole becomes blurry.

また、孤立点認識によるノイズ除去には、ノイズが規則
的なものや周囲との温度差がかなり大きい孤立点とした
場合、周期的なノイズ成分のパワースペクトルはパワー
スペクトル空間においである位置に集中するのでこれを
取り除くフーリエ変換した場合、および小領域中におい
て隣りの画素と同じ濃”度で繋がっている連結成分を持
たないで数個の画素だけが濃度変化が大きいときそれを
ノイズとみなして取り除く場合とがある。しかしながら
、パワースペクトルを参照して取り除くことは通常の文
字あるいは写真においてそのパワースペクトル成分がノ
イズとして見たパワースペクトル成分と同じでないこと
が条件であり、同じでないとき孤立点の誤認識が起こる
。また、小領域中における孤立点認識はその孤立点とみ
なす画素数が問題となり、入力画素数が正規の入力画像
で孤立点とみなされた画素数と同様の画像があれば、特
に網点画像の場合においてそれを誤認識する。
In addition, when noise is removed by isolated point recognition, if the noise is regular or an isolated point with a large temperature difference from the surrounding area, the power spectrum of the periodic noise component is concentrated at a certain position in the power spectrum space. Therefore, when Fourier transform is applied to remove this, and when only a few pixels in a small region have large density changes without having connected components that are connected with the same density as neighboring pixels, it is considered as noise. However, in order to remove the power spectrum by referring to it, the condition is that the power spectrum component of the normal text or photograph is not the same as the power spectrum component seen as noise, and if it is not the same, it is necessary to remove it by referring to the power spectrum. Misrecognition occurs.Furthermore, when recognizing isolated points in small areas, the problem is the number of pixels that are considered as isolated points. , especially in the case of halftone images.

これらの誤認識により網点画像や小さな点などの欠落が
生じる。さらに、このノズル除去においては、孤立点の
認識によるアルゴリズムおよびハード構成が必要となり
、リアルタイムによるハード構成が困難となる。
These erroneous recognitions result in missing halftone images, small dots, and the like. Furthermore, this nozzle removal requires an algorithm and hardware configuration based on isolated point recognition, making real-time hardware configuration difficult.

(目的) 本発明は、上記従来装置の欠点を克服すべくなされたも
ので、画像のノイズ除去とノイズ除去による画像のボケ
を取り除くことが出来る画像処理装置を提供することを
目的とする。
(Objective) The present invention has been made in order to overcome the drawbacks of the above-mentioned conventional devices, and an object of the present invention is to provide an image processing device that can remove noise from an image and remove blur from the image due to the noise removal.

(構成) 本発明は上記目的を達成させるため、複数個の光電変換
素子に画像を投影し、該光電変換素子の読取り画像情報
を得る画像処理装置において、読み取った単位領域の画
像情報を記憶する記憶手段と、該記憶手段の読出し書込
みを制御する読出し書込み制御手段と、上記画像情報を
比較選択する比較選択手段とを備え、上記単位領域内の
画像情報の濃度順を前記比較選択手段で決定し、この濃
度順に対応する画像情報を取り出すことを特徴としたも
のである。
(Structure) In order to achieve the above object, the present invention projects an image onto a plurality of photoelectric conversion elements and stores image information of a read unit area in an image processing apparatus that obtains read image information of the photoelectric conversion elements. comprising a storage means, a read/write control means for controlling reading and writing of the storage means, and a comparison and selection means for comparing and selecting the image information, and the comparison and selection means determines the density order of the image information in the unit area. The present invention is characterized in that image information corresponding to this density order is extracted.

以下、本発明の一実施例に基づいて具体的に説明する。Hereinafter, a detailed explanation will be given based on one embodiment of the present invention.

第1図は本発明を用いた原稿読取り装置の一例を示す回
路ブロック図であり、第10図の従来例と同様に、1は
原稿、9は光学レンズ、10はCCD(電荷結合素子)
、11は増幅回路、12はA/D (アナログ/デジタ
ル)変換器、13はクロックトライバであり、さらにA
/D変換器12の後にはメディアンフィルタ回路14、
このメディアンフィルタ回路14の制御回路15および
操作部16によって構成されている。図中原稿10にお
ける縦方向矢印は主走査方向をかつ横方向矢印は副走査
方向を示す。
FIG. 1 is a circuit block diagram showing an example of a document reading device using the present invention, and like the conventional example shown in FIG. 10, 1 is a document, 9 is an optical lens, and 10 is a CCD (charge coupled device).
, 11 is an amplifier circuit, 12 is an A/D (analog/digital) converter, 13 is a clock driver, and further A
After the /D converter 12, a median filter circuit 14,
It is composed of a control circuit 15 and an operation section 16 for the median filter circuit 14. In the figure, the vertical arrows in the document 10 indicate the main scanning direction, and the horizontal arrows indicate the sub-scanning direction.

上記原稿読取り装置の原稿読取り方法について説明する
。原稿1の読取りはC0DIOが電気的に走査(主走査
)される主走査方向と、原稿1上で走査位置の移動(副
走査)される副走査方向の2方向の走査により行われる
。なお、副走査は原稿1を移動させて走査する方式、ま
たは原稿lを固定して光学系の移動で走査する方式のい
ずれでも良い、CCD10上に結像された原稿像はアナ
ログの画像信号として出力されるが極めて微小な信号で
あるため増幅回路11で増幅される。この増幅回路11
で増幅されたアナログ画像信号はA/D変換回路12で
画素ごとに示す多値(例えは64階!Jりデジタル画像
信号に変換される。このA/D変換後のデジタル画像信
号は、従来装置において説明したように、原稿画像のノ
イズ、光量ムラ、コンタクトガラス(第9図参照)の汚
れ、CCDl0の感度ムラなどにより正規画像データに
ノイズが現れる。このノイズはメディアンフィルタ回路
14で補正され、このメディアンフィルタ回路14によ
り画像ノイズの除去、ノイズ除去による画像のボケの除
去、および画像シャープさの保持が同時に行われる。
A method of reading a document using the document reading device described above will be explained. Reading of the original 1 is performed by scanning in two directions: the main scanning direction in which C0DIO is electrically scanned (main scanning), and the sub-scanning direction in which the scanning position is moved on the original 1 (sub-scanning). The sub-scanning may be performed by moving the original 1 for scanning, or by fixing the original 1 and scanning by moving the optical system.The original image formed on the CCD 10 is sent as an analog image signal. Although it is output, since it is an extremely small signal, it is amplified by the amplifier circuit 11. This amplifier circuit 11
The analog image signal amplified by the A/D conversion circuit 12 is converted into a multi-value (for example, 64th floor!J) digital image signal indicated for each pixel.The digital image signal after this A/D conversion is As explained in the apparatus, noise appears in the regular image data due to noise in the original image, uneven light intensity, dirt on the contact glass (see FIG. 9), uneven sensitivity of the CCD 10, etc. This noise is corrected by the median filter circuit 14. This median filter circuit 14 simultaneously removes image noise, removes image blur due to noise removal, and maintains image sharpness.

次にメディアンフィルタ回路14と平均化回路のアルゴ
リズムについて説明し、具体的な画像データを示す。
Next, the algorithms of the median filter circuit 14 and the averaging circuit will be explained, and specific image data will be shown.

メディアンフィルタとは、例えば第2図に示すような3
×3マトリクスの小領域において注目画素を×5、周辺
画素を×2.×4.×6.xBとしたとき、×2.×4
.×5.×6.×8を濃度順に比較して3番目の濃度値
をメディアンフィルタの出力濃度(注目画素に対応する
)とするものである。この場合、ノイズは白または黒の
ピーク値で表され、小?■域中で1画素または2画素程
度となるため、ノイズを取り除くことができる。これと
同時にエツジ部の保存も可能となる。
The median filter is, for example, 3 filters as shown in Figure 2.
In the small area of the ×3 matrix, the pixel of interest is ×5, the surrounding pixels are ×2. ×4. ×6. When xB is x2. ×4
.. ×5. ×6. ×8 are compared in order of density, and the third density value is set as the output density of the median filter (corresponding to the pixel of interest). In this case, the noise is represented by white or black peak values, and small? (2) Since the number of pixels in the area is about 1 or 2 pixels, noise can be removed. At the same time, it is also possible to preserve the edges.

平均化回路とは、例えば第2図に示すような3×3マト
リクス2の小領域で×5の画素データを求めるとき、周
辺画素x2.x4.x5.x3との和を求め、その平均
値を×5の出力とするものである。下式(11,(2)
はそれぞれ平均化回路のアルゴリズムを示し、式(2)
は注目画素に重みを付けたものである。
The averaging circuit means, for example, when obtaining x5 pixel data in a small area of 3 x 3 matrix 2 as shown in FIG. x4. x5. The sum with x3 is calculated and the average value is used as the output of x5. The following formula (11, (2)
respectively indicate the algorithm of the averaging circuit, and Equation (2)
is a weighted pixel of interest.

(1)D (×5)= (X2+X4+X5+X6+X
8)+5 +2)D (×5)−(x2+x4+x6+x8+2・
×5)+に こで、D(×5)は注目画素×5に対応する平均化回路
の出力データである。
(1)D (×5)= (X2+X4+X5+X6+X
8)+5 +2)D (×5)-(x2+x4+x6+x8+2・
×5)+smile, where D(×5) is the output data of the averaging circuit corresponding to the pixel of interest×5.

第3図を原稿画像の画像データとすると、第4図がメデ
ィアンフィルタの出力、そして第5図が平均化回路の出
力(上式1)である。この平均化回路の出力ではノイズ
は低減されているが、周辺画素に影響を及ぼし、またエ
ツジもボケでいる。
If FIG. 3 is the image data of the original image, FIG. 4 is the output of the median filter, and FIG. 5 is the output of the averaging circuit (formula 1 above). Although noise is reduced in the output of this averaging circuit, it affects surrounding pixels and edges are also blurred.

これに対しメディアンフィルタではノイズは完全に除去
されており、同時にエツジ部は鮮明である。
On the other hand, with the median filter, noise is completely removed, and at the same time edges are clear.

本発明によるメディアンフィルタ回路14について第6
図の画像データの例を用いて説明する。
Sixth regarding the median filter circuit 14 according to the present invention
This will be explained using an example of the image data shown in the figure.

現像データは原稿1よりCCDl0によって読み取られ
るが、まず第6図のライン1を横方向矢印で示す主走査
方向にXi、×2.×3.×4−−・・の画素データを
読み取る。次に縦方向の矢印で示す副走査方向の移動に
よりライン1からライン2に移り、ライン2を主走査方
向に×5.x(3゜×7.×13−・−・−・−の画素
データを読み取る。同様にライン2からライン3に移っ
てう・f×3の×9゜XIO,Xll、X12・・−・
の画素データを読み取る。ここでメディアンフィルタで
補正を行う画素(注目画素)を×6、この注目画素×6
を補正するために参1t4する画素(周辺画素)を×2
.×5、×7.XIOとする。
The development data is read from the original document 1 by the CCD 10. First, the line 1 in FIG. ×3. Read the pixel data of ×4--. Next, move from line 1 to line 2 by moving in the sub-scanning direction indicated by the vertical arrow, and move line 2 in the main scanning direction by ×5. Read the pixel data of x (3° x 7.
Read the pixel data. Here, the pixel to be corrected with the median filter (the pixel of interest) is x6, and this pixel of interest x6
In order to correct the 1t4 pixels (peripheral pixels) x 2
.. ×5, ×7. It shall be XIO.

以下に、第7図のメディアンフィルタ回路14の詳細な
ブロック回路図および第8図のタイミングチャートを参
照しながら説明する。
Description will be made below with reference to a detailed block circuit diagram of the median filter circuit 14 in FIG. 7 and a timing chart in FIG. 8.

第8図のタイミングチャートに示すようにディレィCは
第7図のブロック回路図におけるランダムアクセスメモ
リ (RAM)?7,78,79.80のチップセレク
トを作るためのものである。
As shown in the timing chart of FIG. 8, the delay C is the random access memory (RAM) in the block circuit diagram of FIG. This is for creating chip selects of 7, 78, 79.80.

Lゲートdは1ラインの光電変換素子より読み込まれた
画像データの有効画像データを示すもので、CODの駆
動回路より発生するものである。
The L gate d indicates effective image data of the image data read from one line of photoelectric conversion elements, and is generated by the COD drive circuit.

このLゲートdはDフリップフロップ72でラッチさせ
られ、アドレスカウンタ76のロード信号eとする。J
Kフリップフロップ73のトグルモードによってLゲー
トdの立ち下がりでライトイネーブル(WEI、WB2
)f、g、その他の制御信号を作るものとする。
This L gate d is latched by the D flip-flop 72 and is used as the load signal e of the address counter 76. J
The toggle mode of the K flip-flop 73 enables write enable (WEI, WB2) at the falling edge of the L gate d.
)f, g, and other control signals.

アドレスカウンタ76はロード信号eがs L aのと
き初期値に設定され、ロード信号eがH#のときにクロ
ック(CLK)bの立ち上がりエツジによりインクリメ
ントされる。これがRAM77〜80のアドレスに入力
されている。
The address counter 76 is set to an initial value when the load signal e is sLa, and is incremented by the rising edge of the clock (CLK) b when the load signal e is H#. This is input to the addresses of RAMs 77-80.

LゲートdはJKフリップフロップ73を通った後、デ
ィレィライン71とアンド回路74.75を通りRAM
77〜80のチップセレクトを通っている。
After passing through the JK flip-flop 73, the L gate d passes through the delay line 71 and the AND circuit 74.75 to the RAM.
Passed 77-80 chip select.

RAM77〜80の読取り書込み制御はライトイネーブ
ル信号f8 gおよびチップセレクト信号(C3I、C
32)h、iにより決定され、読出し時ライトイネーブ
ル#H“、チップセレクトは“■、″、そして書込み時
ライI・イネーブル“L“、チップセレクト″II ”
である。このようにしてディレィライン71、Dフリッ
プフロップ72、JKフリップフロップ73、アンド回
路?4,75、アドレスカウンタ76、RA M 77
〜80の入出力を決定している。
Read/write control of RAMs 77 to 80 is performed using the write enable signal f8g and chip select signals (C3I, C
32) Determined by h and i, write enable #H" during reading, chip select "■,", and write enable "L" during writing, chip select "II"
It is. In this way, delay line 71, D flip-flop 72, JK flip-flop 73, AND circuit? 4, 75, address counter 76, RAM 77
~80 inputs and outputs have been determined.

ここで、第8図のタイミングチャート中の符号について
説明グる。a、bはクロック(CL K)、Cはディレ
ィ、dは!、ゲート、0はロートイ8号、f、  gは
ライトイネーブル(WE 1 、 WE 2 )、h、
iはチップセレクト (CS1.C52) 、jはアド
レス、k w xは画像入力データ、yは画像出力デー
タを示す。これらの符号は第7図中においても同様であ
る。
Here, the symbols in the timing chart of FIG. 8 will be explained. a and b are clocks (CLK), C is delay, and d is! , gate, 0 is Rotoy No. 8, f, g are write enable (WE 1 , WE 2 ), h,
i indicates chip select (CS1.C52), j indicates address, kw x indicates image input data, and y indicates image output data. These symbols are the same in FIG. 7 as well.

第7図において、今、画像入力データkに×13(デー
タ値58)が入力されたときを考える。
In FIG. 7, consider the case where x13 (data value 58) is input as image input data k.

フリップフロップ81の出力は×12(データI直52
)で、フリップフロップ82の出力は×11 (データ
値56)、フリップフロップ83からは×10 (デー
タ値5)が出力される。そのとき、フリップフロップ8
1,82.83,88,89゜90.91はクロックの
反転出力に同期して出力されている。RAM77.78
、およびRA Fvl 79.80は一方が読出し時に
他方が書込みを行う。
The output of the flip-flop 81 is ×12 (data I direct 52
), the output of the flip-flop 82 is ×11 (data value 56), and the output of the flip-flop 83 is ×10 (data value 5). At that time, flip-flop 8
1, 82.83, 88, 89°90.91 are output in synchronization with the inverted output of the clock. RAM77.78
, and RA Fvl 79.80, when one reads, the other writes.

RAM77〜80に入力されるデータは3(スリー)ス
テートバッファ84.85によって選択され、RAM7
7〜80の出力はマルチプレクサ86.87によって選
択される。3ステートバッファ84.85は“L’にて
出力され、マルチプレクサ86.87は#L“で人出力
ぞして“H”でB出力である。
Data input to RAM77-80 is selected by three-state buffer 84.85,
Outputs 7-80 are selected by multiplexer 86.87. The three-state buffers 84 and 85 output at "L", and the multiplexers 86 and 87 output at #L and output B at "H".

第7図において、フリップフロップ81においてX12
が出力され、3ステートバツフア84を介してこの3ス
テートバツフア84が1L#の出力データを選択する。
In FIG. 7, X12 in the flip-flop 81
is output, and the 3-state buffer 84 selects the output data of 1L# via the 3-state buffer 84.

これはJKフリップフロップ73のライトイネーブル信
号(WE2)gが”L#の時点で選択していることによ
る。ここで、3ステートバツフア84はIGと1,2G
と2が対応しており、1Gまたは2Gが#L“のとき、
対応したライン■または2からデータが出力される。こ
れは3ステートバツフア85も同様である。
This is because the selection is made when the write enable signal (WE2) g of the JK flip-flop 73 is "L#". Here, the 3-state buffer 84 is connected to IG, 1, 2G
and 2 correspond, and when 1G or 2G is #L",
Data is output from the corresponding line ■ or 2. This also applies to the 3-state buffer 85.

RAM7Bはライトモード(書込みモード)、RAM?
?はリードモード(読取りモード)になっており(第8
図のタイミングチャート参照)、マルチプレクサ86の
選択信号は#L#なので、×8が出力される。また、フ
リップフロップ88からは×7が出力される。
RAM7B is write mode (write mode), RAM?
? is in read mode (8th
(See the timing chart in the figure), since the selection signal of the multiplexer 86 is #L#, x8 is output. Furthermore, the flip-flop 88 outputs x7.

この場合に、RAM79.80および3ステートバツフ
ア85も前記の読取リサイクル、書込みサイクルと同様
であるため、×3が読み取られ、RA M 80からは
×7(データ値53)が書き込まれる。マルチプレクサ
87からは×3が出力されそしてフリップフロップ89
からは×2が出力される。フリップフロップ90からは
×6 (データ値2)が出力され、フリップフロップ9
1からは×5(データ値6)が出力される。
In this case, since RAM 79, 80 and 3-state buffer 85 are also similar to the read recycle and write cycle described above, x3 is read and x7 (data value 53) is written from RAM 80. The multiplexer 87 outputs x3 and the flip-flop 89
x2 is output from. The flip-flop 90 outputs ×6 (data value 2), and the flip-flop 9
From 1, x5 (data value 6) is output.

比較回路94からの出力はA入力×10(データ値5)
とB入力×5 (データ値6)の比較を行ない、A入力
がB入力より大きいとき、″H#信号を出すものとする
。そのときマルチプレクサ93にはA入力に×10(デ
ータ値5)、B入力に×5(データ値6)が、そしてマ
ルチプレクサ92にはA入力に×5、B入力に×10が
入るようになっている。
The output from the comparison circuit 94 is A input x 10 (data value 5)
and the B input x 5 (data value 6), and when the A input is larger than the B input, the ``H# signal is output.At that time, the multiplexer 93 inputs the A input x 10 (data value 5). , ×5 (data value 6) is input to the B input, and to the multiplexer 92, ×5 is input to the A input, and ×10 is input to the B input.

現時点では×10の画素データは5、×5の画素データ
は6となっているので、比較回路94からは“L“信号
、マルチプレクサ93からは×5(データ値6)そして
マルチプレクサ92からは×10(データ値5)が出力
される。
At present, the pixel data of ×10 is 5 and the pixel data of ×5 is 6, so the comparison circuit 94 outputs an “L” signal, the multiplexer 93 outputs ×5 (data value 6), and the multiplexer 92 outputs × 10 (data value 5) is output.

比較回路97は上記と同様に×6(データ値2)のデー
タと×5(データ値6)のデータを比較してマルチプレ
クサ96から×5そしてマルチプレクサ95から×6が
出力される。
Comparison circuit 97 compares data of x6 (data value 2) and data of x5 (data value 6) in the same way as described above, and multiplexer 96 outputs x5 and multiplexer 95 outputs x6.

同様にして、比較回路100は×6とXIOの比較を行
い、マルチプレクサ99から×10をかつマルチプレク
サ98から×6が出力される。
Similarly, the comparison circuit 100 compares x6 and XIO, and multiplexer 99 outputs x10 and multiplexer 98 outputs x6.

比較回路103でも同様に×5と×7 (データ値53
)を比較しく×7は図示せず)、マルチプレクサ101
からは小さい方のデータ×5が出力され、×7はここで
削除する。これは×7 (データ値53)は×5 (デ
ータ値6)、×6(データ値2)および×10(データ
値5)の中で一番大きなデータなので、前記アルゴリズ
ムから3番目のデータ以外必要ないからである。
In the comparison circuit 103, ×5 and ×7 (data value 53
), ×7 is not shown), multiplexer 101
The smaller data x5 is outputted from , and the data x7 is deleted here. This is because ×7 (data value 53) is the largest data among ×5 (data value 6), ×6 (data value 2), and ×10 (data value 5), so This is because it is not necessary.

次に比較回路106で×10と×5が比較され、マルチ
プレクサ105からは×5、そしてマルチプレクサ10
4からは×10が出力される。
Next, the comparison circuit 106 compares ×10 and ×5, and the multiplexer 105 outputs ×5, and the multiplexer 10
4 outputs x10.

比較回路110においても同様にマルチプレクサ109
からは大きい方のデータ×10が出力される。ここでも
同様に小さい方のデータは前記アルゴリズムにより選択
される必要はない。
Similarly, in the comparison circuit 110, the multiplexer 109
The larger data x 10 is output from . Again, the smaller data need not be selected by the algorithm.

同様に比較回路112においてもマルチプレクサ111
からは×5(データ値6)が出力される。
Similarly, in the comparison circuit 112, the multiplexer 111
x5 (data value 6) is output from.

最後に、比較回路114においても同様にマルチプレク
サ113からは大きい方のデータ×5が出力される。
Finally, in the comparator circuit 114 as well, the multiplexer 113 outputs the larger data x5.

以上のように、×2(データ値8)、×5(データ値6
)、×7(データ値53)、Xl0(データ値5)の内
の中間値である3番目の画素データ×5(データ値6)
が取り出される。
As above, ×2 (data value 8), ×5 (data value 6)
), ×7 (data value 53), and the third pixel data that is the intermediate value of Xl0 (data value 5) ×5 (data value 6)
is taken out.

上記実施例によれば、C0DIOによって読み取った単
位領域の画像情報をメディアンフィルタ回路14のRA
M77〜80に記憶し、ディレィライン71、Dフリッ
プフロップ72、JKフリップフロップ73、アンド回
路?4,75、アドレスカウンタ76等によってRAM
77〜80の読出し書込みを制御し、3ステートバツフ
ア84゜85、マルチプレクサ86,87,92,93
゜95.96.9B、99,105,109,111.
113で画像を選択し、比較回路94,99゜100.
103,106,110,112.114で比較するこ
とにより画像情報の濃度順を比較回路およびマルチプレ
クサで決定し、設定された濃度順に対応する画像情報を
取り出すことができる。
According to the above embodiment, the image information of the unit area read by C0DIO is sent to the RA of the median filter circuit 14.
Stored in M77-80, delay line 71, D flip-flop 72, JK flip-flop 73, AND circuit? 4, 75, address counter 76, etc.
77 to 80, 3-state buffer 84°85, multiplexer 86, 87, 92, 93
゜95.96.9B, 99,105,109,111.
An image is selected at 113, and comparison circuits 94,99°100.
By comparing signals 103, 106, 110, 112, and 114, the density order of the image information can be determined by the comparison circuit and the multiplexer, and image information corresponding to the set density order can be extracted.

上記メディアンフィルタの回路構成によりノイズが除去
され、画像のボケをなくし鮮鋭化できる。
The circuit configuration of the median filter removes noise, eliminates blurring of the image, and sharpens the image.

しかも周辺画素を最小限に抑え、また中間値(3番目)
の画素データのみ取り出すのでハードウェアが簡略化さ
れ、コスト面でもメリットが高く、さらに小型化も可能
となる。
Moreover, the peripheral pixels are minimized, and the intermediate value (third)
Since only pixel data is extracted, the hardware is simplified, which is advantageous in terms of cost, and further downsizing is possible.

(効果) 叙上のごとく、本発明によれば、単位領域内の画像情報
を比較選択手段で画像情報の濃度順を決定し、設定され
た濃度順に対応する画像情報を取り出すようにしたので
、読み取った画像情報のノイズ除去とこのノイズ除去に
よる画像のボケを無くずことができ、必要画像情報以外
の汚れが無く同時にシャープさを保った鮮明な画像が得
られるという効果を奏する画像処理装置を提供すること
ができる。
(Effects) As described above, according to the present invention, the density order of the image information is determined by the comparison and selection means for image information within a unit area, and the image information corresponding to the set density order is extracted. An image processing device that can remove noise from read image information and eliminate image blur due to this noise removal, and can obtain clear images that are free of dirt other than the necessary image information and maintain sharpness at the same time. can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を用いた原稿読取り装置の一例を示すブ
ロック回路図、第2図は小領域での注目画素と周辺画素
の関係を示す3×3マトリクス図、第3図は原稿画像デ
ータを示すマトリクス図、第4図はメディアンフィルタ
の出力を示すマトリクス図、第5図は平均化回路の出力
を示すマトリクス図、第6図は本発明の実施例において
使用する画像データを示すマトリクス図、第7図は本発
明によるメディアンフィルタを説明するブロック回10
・・・CCD、12・・・A/D変tA器、14・・・
メディアンフィルタ回路、71・・・ディレィライン、
72・・・Dフリップフロップ、73・・・JKフリッ
プフロップ、74.75・・・アンド回路、7G・・・
アドレスカウンタ、77〜80・・・RAM、84.8
5・・・3ステートバツフア、86.87,92,93
゜95.96.9B、99,105,109,111 
、 113−?JLzチブレクサ、94,99,100
.103,106,110,112,114・・・比較
回路。 第1図 第2図 第3図 第4図 第5図 第6図 第9図 第1O図 手続補正書(自発〕 昭和62年を月ρ日
FIG. 1 is a block circuit diagram showing an example of a document reading device using the present invention, FIG. 2 is a 3×3 matrix diagram showing the relationship between a pixel of interest and peripheral pixels in a small area, and FIG. 3 is a document image data FIG. 4 is a matrix diagram showing the output of the median filter, FIG. 5 is a matrix diagram showing the output of the averaging circuit, and FIG. 6 is a matrix diagram showing image data used in the embodiment of the present invention. , FIG. 7 is block number 10 explaining the median filter according to the present invention.
...CCD, 12...A/D converter, 14...
median filter circuit, 71... delay line,
72...D flip-flop, 73...JK flip-flop, 74.75...AND circuit, 7G...
Address counter, 77-80...RAM, 84.8
5...3 state buffer, 86.87,92,93
゜95.96.9B, 99,105,109,111
, 113-? JLz Chibrexa, 94,99,100
.. 103, 106, 110, 112, 114... Comparison circuit. Fig. 1 Fig. 2 Fig. 3 Fig. 4 Fig. 5 Fig. 6 Fig. 9 Fig. 1 O Procedural amendment (voluntary) 19862 as month ρ

Claims (1)

【特許請求の範囲】[Claims] 複数個の光電変換素子に画像を投影し、該光電変換素子
の読取り画像情報を得る画像処理装置において、読み取
つた単位領域の画像情報を記憶する記憶手段と、該記憶
手段の読出し書込みを制御する読出し書込み制御手段と
、上記画像情報を比較選択する比較選択手段とを備え、
上記単位領域内の画像情報の濃度順を前記比較選択手段
で決定し、この濃度順に対応する画像情報を取り出すこ
とを特徴とした画像処理装置。
In an image processing device that projects an image onto a plurality of photoelectric conversion elements and obtains read image information of the photoelectric conversion elements, the apparatus includes a storage means for storing image information of a read unit area, and controls reading and writing of the storage means. comprising a read/write control means and a comparison selection means for comparing and selecting the image information,
An image processing apparatus characterized in that the comparison and selection means determines the density order of the image information within the unit area, and extracts the image information corresponding to this density order.
JP61160707A 1986-07-10 1986-07-10 Picture processor Pending JPS6318776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61160707A JPS6318776A (en) 1986-07-10 1986-07-10 Picture processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61160707A JPS6318776A (en) 1986-07-10 1986-07-10 Picture processor

Publications (1)

Publication Number Publication Date
JPS6318776A true JPS6318776A (en) 1988-01-26

Family

ID=15720725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61160707A Pending JPS6318776A (en) 1986-07-10 1986-07-10 Picture processor

Country Status (1)

Country Link
JP (1) JPS6318776A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214258A (en) * 1989-02-15 1990-08-27 Fujitsu Ltd Picture binarization control system
JPH03269682A (en) * 1990-03-20 1991-12-02 Fujitsu Ltd Median filter circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214258A (en) * 1989-02-15 1990-08-27 Fujitsu Ltd Picture binarization control system
JP2835736B2 (en) * 1989-02-15 1998-12-14 富士通株式会社 Image binarization control method
JPH03269682A (en) * 1990-03-20 1991-12-02 Fujitsu Ltd Median filter circuit

Similar Documents

Publication Publication Date Title
JP2702928B2 (en) Image input device
JP2809447B2 (en) Image processing device
JP2002232654A (en) Device and method for image processing and computer readable recording medium with program for making computer perform the method recorded thereon
JPS6318776A (en) Picture processor
US6028966A (en) Image reading apparatus and method including pre-scanning
US5034825A (en) High quality image scanner
JPS6367079A (en) Picture processor
JPS6367078A (en) Picture processor
JP2592824B2 (en) Image signal processing device
JP2002112029A (en) Method for binarizing video and method for generating binary image
JP2777476B2 (en) Image processing device
JPH04107069A (en) Converter for converting binarized picture into multi-level image
JPH1013672A (en) Method and device for inputting image
JP3320124B2 (en) Image reading device
JPH03244275A (en) Original reader
JPH02264566A (en) Picture reader
JP2002190929A (en) Image reader, image processing method and storage medium
JPS61137471A (en) Image processing system
JP2003333335A (en) Image processing apparatus
JPS62115973A (en) Picture processing method and its device
JPS619764A (en) Picture processor
JPS61137466A (en) Image processing system
JPS62130068A (en) Picture signal processing method
JPS58200666A (en) Picture input device
JPH0686066A (en) Picture reader