JPS58200666A - Picture input device - Google Patents
Picture input deviceInfo
- Publication number
- JPS58200666A JPS58200666A JP8302082A JP8302082A JPS58200666A JP S58200666 A JPS58200666 A JP S58200666A JP 8302082 A JP8302082 A JP 8302082A JP 8302082 A JP8302082 A JP 8302082A JP S58200666 A JPS58200666 A JP S58200666A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- photoelectric converter
- level
- pursuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は画像入力装置に係り、特に−次元光電変換器を
用いた画f象入力に好適な補正回路を具備する画像入力
装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image input device, and more particularly to an image input device equipped with a correction circuit suitable for image input using a -dimensional photoelectric converter.
従来の画像入力装置は帳票を照明する光源による照度分
布の不均一性、センサ感度の不均一性、結像レンズの鵬
辺光量の低下等會補正する手段として、あらかじめ白地
帳票を走査して基準となるデータを蓄積し、この蓄積デ
ータと読取り領域のデータを比較して上記不均一性を補
正していた。Conventional image input devices scan a blank form in advance and use it as a reference to correct for uneven illuminance distribution due to the light source illuminating the form, uneven sensor sensitivity, and a decrease in the amount of light from the imaging lens. The above-mentioned non-uniformity was corrected by accumulating the data and comparing this accumulated data with the data of the reading area.
比較する手段として娘前記二つのデータを除算又はこれ
を高速化するために読み出し専用メモリを用いる方法等
が知られている。(特開昭、55−112685号公報
)
しかしこれらの画11人力装置は以下のような欠点を有
している。すなわちijg1点は白地帳票をあらかじめ
走査して基準データを蓄積することである。一般に白地
帳票は、紙の漉き斑ら等によって場所によって反射率が
異なる。したがって基準データとして走査、蓄積した白
地帳票のデー夕は反射率の影響を受けておシ、これを基
準とすることは爽用上問題がある。さらに第2点として
光源は時間的に変動する(短時間では電源のリップル等
)場合も多い□ことも基準とするうえでの間聰点である
。As a means for comparison, there are known methods such as dividing the two pieces of data or using a read-only memory to speed up the process. (Japanese Unexamined Patent Publication No. 55-112685) However, these human-powered devices have the following drawbacks. That is, one point of ijg is to scan a blank form in advance and accumulate reference data. In general, the reflectance of a blank form differs depending on the location due to the unevenness of the paper. Therefore, the data of blank forms scanned and stored as reference data is affected by the reflectance, and using this as a reference poses a problem in terms of usability. Furthermore, the second point is that the light source often fluctuates over time (such as ripples in the power supply in a short period of time), which is also a point of reference.
本発明の目的は光電変換器の素子および画素間の感度の
ばらつき、レンズ、光源の影響による帳票照度の変化等
による光電変換器出力の変動の影41を無くシ、帳票に
記され九文字、図形等を忠実に再現する一1威入力装置
t−提供することにある。An object of the present invention is to eliminate the effects of variations in photoelectric converter output due to variations in sensitivity between elements and pixels of a photoelectric converter, changes in document illuminance due to the influence of lenses and light sources, An object of the present invention is to provide an input device that faithfully reproduces figures and the like.
この目的を達成するため本発明においては次のような構
成にした点に特徴がある。In order to achieve this object, the present invention is characterized by the following configuration.
(1)上述し九光電変換器の出力変動を吸収するために
本発明では帳票上の白レベルの追跡を行なう。(1) In order to absorb the output fluctuations of the nine photoelectric converters mentioned above, the present invention tracks the white level on the form.
(2) (1)の追跡の方向は光電変換器の走査方向
と垂直方向に行なう。(2) The direction of tracking in (1) is perpendicular to the scanning direction of the photoelectric converter.
(3)垂直方向のレベル追跡を行なうためにレベル補正
回路とレベル追跡用記憶回路を有する。(3) It has a level correction circuit and a level tracking storage circuit for vertical level tracking.
第1図は本発明の原理を用いた画像入力装置の構成図で
ある。FIG. 1 is a block diagram of an image input device using the principle of the present invention.
第1図において11は入力すべき画像が記入さ111′
れている被写体で、図示していない照明装置によって1
1上の読取部PQが照明されている。11は第1図にお
いてY方向にこれも図示していない紙送り機構によって
移動している。11の移動方向と直角方向(X方向)に
−次元の光電変換器13が設けられ、結像レンズ12に
よってPQ上のSを134C結び、これを電気信号に変
換し、本発明の主l!部分である画像修正処理回路14
に人等の光電変換部と何ら変わ9はない。In Fig. 1, reference numeral 11 denotes a subject on which an image to be inputted is written 111'.
The reading section PQ on the top is illuminated. 11 is moved in the Y direction in FIG. 1 by a paper feed mechanism, which is also not shown. A -dimensional photoelectric converter 13 is provided in the direction (X direction) perpendicular to the movement direction of the main l! Image correction processing circuit 14 which is a part
There is no difference 9 from the photoelectric conversion unit in humans.
以下、実施例にもとづき本発明をWip細に説明する。Hereinafter, the present invention will be explained in detail based on examples.
i@2図は!@1図におけるIlm(象修正処理回路1
4の一実施例の概略図である。本発明では記憶回路とし
てランダムアクセスメモリ(RAM)t−用いているが
、その他の記憶回路を用いても実現出来ることは明らか
である。i@2 diagram! Ilm (elephant correction processing circuit 1) in Figure @1
FIG. 4 is a schematic diagram of one embodiment of FIG. In the present invention, a random access memory (RAM) is used as the storage circuit, but it is clear that it can be realized using other storage circuits.
1@2図において、lは一次元光電変換器からの電気信
号をA/D変換した後の画素毎のデータをラッチする第
1の、::記、憶回路、2は走査方向と垂直方向の追跡
レベルを記憶する第2の記憶回路、3は第1および第2
の記憶回路の出久正規化回路、4は該正規化回路の結果
によシ2へ書き込む追跡レベルの補正回路、5は正規化
され九データをラッチする出力レジスタである。−jた
、nはデータ幅がnビットであることを示す。1@2 In the figure, l is the first memory circuit that latches the data for each pixel after A/D conversion of the electrical signal from the one-dimensional photoelectric converter, and 2 is the scanning direction and vertical direction. a second storage circuit for storing the tracking level of the first and second
4 is a tracking level correction circuit that writes the result of the normalization circuit into the storage circuit 2, and 5 is an output register that latches the normalized data. -j, n indicates that the data width is n bits.
2は走査方向に対して垂直方向のレベル追跡を行なうた
め、光電変換器のLu1l素位置に対応したアドレス付
をされた記憶回路であり、4で補正された値が誓き込ま
れる。最初、2の値は白レベルのしきい値に初期設定さ
れ、10光電変換器出力がこの値を越えると白レベルの
追跡を開始する。この時3で除算を行ない正規化出力を
得るとともに4の補正回路に正規化出力を与えここで乗
算をおこなって得られた補正値が′2に書き込まれる。In order to perform level tracking in the direction perpendicular to the scanning direction, 2 is a memory circuit with an address corresponding to the Lu11 element position of the photoelectric converter, and the value corrected in 4 is stored. Initially, a value of 2 is initialized to the white level threshold and starts tracking the white level when the 10 photoelectric converter output exceeds this value. At this time, division by 3 is performed to obtain a normalized output, and the normalized output is given to the correction circuit 4, where the correction value obtained by performing multiplication is written into '2.
この様な動作が光電変換器の画素毎に行なわれ、結果と
して2にはI!Ll累毎の最新レベルの白レベルが記憶
されることになる。Such an operation is performed for each pixel of the photoelectric converter, and as a result, I! The latest level of white level for each Ll accumulation is stored.
すなわち、黒レベルを追跡する基準となる白レベルが光
電変換器の画素ごとに独立して黒レベル追跡を行なうの
で、光電変換器の画素間の感度のばらつき寺による光電
変換器出力の変動の影響を無くした正規化出力を得るこ
とが可能となる。以上を#I3図によシ説明する。In other words, since the white level, which is the standard for tracking the black level, tracks the black level independently for each pixel of the photoelectric converter, the influence of fluctuations in the output of the photoelectric converter due to variations in sensitivity between pixels of the photoelectric converter It is possible to obtain a normalized output that eliminates the The above will be explained using diagram #I3.
第3図(a)は第n番目の走査の光電変換器出力を示し
、第3図Φ)はgtn+i)番目の出力を示す。FIG. 3(a) shows the photoelectric converter output of the n-th scan, and FIG. 3(Φ) shows the gtn+i)-th output.
第3図(a)の6.7.8は1−素間の感度ばらつきで
あり、第3図Φ)の9.10は黒レベルを示す。第3図
(a)のレベルが白レベルとして第2図の2に記憶され
、(n+1)番目の走査を追跡する場合について説明す
る。(n+1)番目の走査において光電f換器出力が第
3図(b)の如くであつtとすれば、正規化により基準
白レベルは第3図(a)と−)で同レベルとなり正規化
出力は第3図(C)のようになり感度ばらつき等の影4
IIを無くすことができる。6.7.8 in FIG. 3(a) is the sensitivity variation between elements, and 9.10 in FIG. 3(Φ) is the black level. A case will be described in which the level in FIG. 3(a) is stored as the white level at 2 in FIG. 2 and the (n+1)th scan is tracked. In the (n+1)th scan, if the output of the photoelectric converter is as shown in Figure 3 (b) and is t, then by normalization the reference white level will be the same level in Figure 3 (a) and -) and normalized. The output is as shown in Figure 3 (C), and there is a shadow of sensitivity variation etc. 4
II can be eliminated.
なお、$2図における記憶回路1はなくてもよい。Note that the memory circuit 1 in Figure $2 may not be provided.
第4図は本発明の詳細な図である。第4図において13
はmビットの一次元光電変換6(センサ)で、電気信号
に変換したl1ij像情報を対数増幅器40により信号
増幅してアナログ−ディジタル変換!41によInビッ
トのディジタル信号に変換してレジスタ42にセットす
る。40は後述する乗算および除算を簡略にする几めに
、対数増幅を行なうが、これ以外の方法でも良いことは
明らかである。406,408はレベル追跡用の記憶回
路である。43は正規化を行なうための減算回路である
。(対数表示なので機能は除算である。)43の一方の
入力SAはセンサから、他方の入力8Bは追跡レベルレ
ジスタ412から得られ5A−8Bを行ないレジスタ4
4に結果((1+1 ) ヒツトを保存する。47は加
算回路f、44で得られた正規化出力に黒レベル追跡関
数F (B)を加え、出力レジスタ4Bに出力する。F
(B)は画像の黒レベルの濃度により定める。401
は読出し専用メモリ(ROM)であらかじめ410にセ
ットされたスライスレベルと、48の正規化出力によっ
て、(n+1)ビットのうちにビットを選ぶ。205は
出力レジスタである。FIG. 4 is a detailed diagram of the invention. 13 in Figure 4
is an m-bit one-dimensional photoelectric conversion 6 (sensor), and the l1ij image information converted into an electrical signal is amplified by the logarithmic amplifier 40 and converted into analog-digital conversion! 41 converts the signal into an In-bit digital signal and sets it in the register 42. 40 performs logarithmic amplification in order to simplify the multiplication and division described later, but it is clear that other methods may be used. 406 and 408 are storage circuits for level tracking. 43 is a subtraction circuit for normalization. (Since it is a logarithmic display, the function is division.) One input SA of 43 is obtained from the sensor, and the other input 8B is obtained from the tracking level register 412.
4 stores the result ((1+1) hits. 47 is an adder circuit f, which adds the black level tracking function F (B) to the normalized output obtained in 44 and outputs it to the output register 4B.
(B) is determined by the density of the black level of the image. 401
selects a bit among (n+1) bits according to the slice level preset to 410 in a read-only memory (ROM) and the normalized output of 48. 205 is an output register.
F (B)はROM45とψラスタ46によ多発生する
。F (B) occurs frequently in the ROM 45 and the ψ raster 46.
44で得た正規化出力はROM49によって白レベル追
跡関数F (W)に変換され、レジスタ400に一時保
存する。一方一走食前の追跡レベルがレジスタ412,
414t−介してレジスタ403にセットされてお14
12.414はタイミング調整用のレジスタである。)
加算回路402によって新しい追跡レベルに補正され、
レジスタ404を介し記憶回路406又は408に保存
される。The normalized output obtained in step 44 is converted into a white level tracking function F (W) by ROM 49 and temporarily stored in register 400. On the other hand, the tracking level before the first meal is in the register 412,
414t - set in register 403 via 14
12.414 is a register for timing adjustment. )
corrected to a new tracking level by adder circuit 402;
It is stored in a storage circuit 406 or 408 via a register 404.
ここで411はセレクタ415等を介して406又は4
08に初期値をセットするレジスタで処理装置等により
セットされる。415はセレクタで初期値と動作時に切
替り、図示してないが外部から制御しても、411のデ
ータ中に制御ビットを含ませて制御しても良い。Here, 411 is 406 or 4 via selector 415 etc.
This is a register that sets an initial value to 08, and is set by a processing device or the like. Reference numeral 415 denotes a selector which switches between the initial value and during operation, and although not shown, may be controlled externally or by including a control bit in the data 411.
さらに上記&l!憶回路406,408とセレクタ40
9とでシフトレジスタの機能をしている。すなわち40
6が書込みモードの時408は続出しモードで、交互に
切り替っている。Further above &l! Memory circuits 406, 408 and selector 40
9 functions as a shift register. i.e. 40
When 6 is in the write mode, 408 is in the continuous output mode, which is alternately switched.
第5図は白レベル追跡関数の一例である。第5図の他に
も異なる形状の関数を用いることが出来るが本発明の主
意でないので省略する。FIG. 5 is an example of a white level tracking function. Although it is possible to use functions with different shapes other than those shown in FIG. 5, they are omitted because they are not the main purpose of the present invention.
jI5図においてY軸は入力(Y軸から遠ざかる程臼レ
ベルになる)で、Y軸は出力である。正規化された出力
44を入力として得た出力と408又は406に保存さ
れている一走査前の追跡レベルとの乗A(対数なので加
算になる)を行ない、追跡レベルの補整を行なう。In the jI5 diagram, the Y-axis is the input (the farther from the Y-axis, the level of the mill), and the Y-axis is the output. The output obtained by inputting the normalized output 44 is multiplied by the tracking level of the previous scan stored in 408 or 406 by A (addition since it is a logarithm), and the tracking level is corrected.
以上説明したごとく本発明によれば、光電変換器の画素
間の感度ばらつきの仕様1−あまくすることができ、隣
接ビットばらつきが20%程度のものを使用しても実質
的にこれを3〜6%におさえて便用することができる。As explained above, according to the present invention, it is possible to soften the sensitivity variation between pixels of a photoelectric converter, and even if a device with adjacent bit variation of about 20% is used, this can be substantially reduced by 3 to 30%. It can be conveniently used at a concentration of 6%.
従って光電変換器の画素分の−e道回路社増えるが尚画
な光電変換器の仕様を下げることができ、総合的に晃て
経済的である。Therefore, although the amount of circuitry required for each pixel of the photoelectric converter increases, it is possible to lower the specifications of the photoelectric converter, which is overall more economical.
第1図は本発明の原理を用いた1Ii1if象入力装置
の全体構成を示す図、第2図は第1図における画像修正
処理回路の一実施例のブロック構成図、第3図は本発明
の効果を示す画1象信号波形図、第4図は第2図t−実
現する論理回w!1m成の一例を示す図、WJ5図はレ
ベル追跡間融の一例を示す図である。
4・・・補正回路。FIG. 1 is a diagram showing the overall configuration of an 1Ii1if image input device using the principle of the present invention, FIG. 2 is a block configuration diagram of an embodiment of the image correction processing circuit in FIG. 1, and FIG. A picture signal waveform diagram showing the effect, Fig. 4 is Fig. 2 t-realizing logic circuit w! A diagram showing an example of 1m formation, and a diagram WJ5, are diagrams showing an example of level tracking interfusion. 4...Correction circuit.
Claims (1)
変換して量子化した画像データを情報処理装置へ人力す
る画(象人力装置において、光電変換器の走査方向と垂
直方向の追跡レベル會光電変換器の画素毎に記憶する記
憶回路と、該記憶回路に記憶されている追跡レベルで、
光電変換器の出力を正規化する回路と、該正規化された
出力と、上記記憶回路に記憶されている追跡レベルから
追跡レベルを補正し、補正後の追跡レベルを上記記憶回
路に送出する補正回路とを有することを%値とした画像
入力装置。A picture in which a figure on a two-dimensional surface is converted into an electrical signal by a one-dimensional photoelectric converter and the quantized image data is manually input to an information processing device (in the human-powered device, the tracking level in the scanning direction and vertical direction of the photoelectric converter is A storage circuit that stores information for each pixel of the photoelectric converter, and a tracking level that is stored in the storage circuit.
a circuit that normalizes the output of the photoelectric converter; and a correction circuit that corrects the tracking level from the normalized output and the tracking level stored in the storage circuit, and sends the corrected tracking level to the storage circuit. An image input device whose percentage value is that it has a circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8302082A JPS58200666A (en) | 1982-05-19 | 1982-05-19 | Picture input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8302082A JPS58200666A (en) | 1982-05-19 | 1982-05-19 | Picture input device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58200666A true JPS58200666A (en) | 1983-11-22 |
Family
ID=13790551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8302082A Pending JPS58200666A (en) | 1982-05-19 | 1982-05-19 | Picture input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58200666A (en) |
-
1982
- 1982-05-19 JP JP8302082A patent/JPS58200666A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2761406B2 (en) | Image scanning apparatus and correction method thereof | |
US5086343A (en) | Method and apparatus for compensating for sensitivity variations in the output of a solid state image sensor | |
JPS6156669B2 (en) | ||
US5001768A (en) | Image reading apparatus | |
JPH06339026A (en) | Correction data generating device | |
JPS58200666A (en) | Picture input device | |
US5034825A (en) | High quality image scanner | |
US20040109206A1 (en) | Digitizer with improved dynamic range and photometric resolution | |
JP3555430B2 (en) | Image distortion correction apparatus and image processing apparatus and method using the same | |
JP2667288B2 (en) | Image signal judgment device | |
US4414582A (en) | Multiple line processing of video signals in a scanning type document reader | |
JPS6318776A (en) | Picture processor | |
JPH01241268A (en) | Picture reader | |
JPH06197220A (en) | Image reader | |
JP2814769B2 (en) | Image processing device | |
JPH03112268A (en) | Image reader | |
JPH01177278A (en) | Picture reader | |
JPH02177669A (en) | Picture reader | |
JPH04334268A (en) | Picture reader | |
JPH05161001A (en) | Original reader | |
JPS6367078A (en) | Picture processor | |
JPH02284578A (en) | Read circuit | |
JPH10327322A (en) | Picture reader | |
JPS63214885A (en) | Picture reader | |
JPH04291575A (en) | Image scanner |